

アプリケーションマニュアル

Real Time Clock Module

RX-4574SG

機種名	製品型番
RX-4574SG	

エプソントヨコム株式会社

● 本マニュアルのご使用につきましては、次の点にご留意願います。

- 1) 本マニュアルの内容については、予告なく変更することがあります。量産設計の際は最新情報をご確認ください。
- 2) 本マニュアルの一部、または全部を弊社に無断で転載、または、複製など他の目的に使用することは堅くお断りいたします。
- 3) 本マニュアルに記載された応用回路、プログラム、使用方法等はあくまでも参考情報であり、これらに起因する第三者の権利（工業所有権を含む）侵害あるいは損害の発生に対し、弊社は如何なる保証を行うものではありません。
また、本カタログによって第三者または弊社の工業所有権の実施権の許諾を行うものではありません。
- 4) 特性表の数値の大小は、数値線上の大小関係で表します。
- 5) 輸出管理について
 - (1) 製品および弊社が提供する技術を輸出等するにあたっては「外国為替および外国貿易法」を遵守し、当該法令の定める必要な手続をおとりください。
 - (2) 大量破壊兵器の開発等およびその他の軍事用途に使用する目的をもって製品および弊社が提供する技術を輸出等しないでください。また、これらに使用するおそれのある第三者に提供しないでください。
- 6) 製品は一般電子機器に使用されることを意図し設計されたものです。
特に高信頼性を必要とする以下の特定用途に使用する場合は、弊社の事前承諾を必ず得て下さい。
承諾無き場合は如何なる責任も負いかねることがあります。
 - 1 宇宙機器(人工衛星・ロケット等)
 - 2 輸送車両並びにその制御機器(自動車・航空機・列車・船舶等)
 - 3 生命維持を目的とした医療機器
 - 4 海底中継機器
 - 5 発電所制御機器
 - 6 防災・防犯装置
 - 7 交通用機器
 - 8 その他; 1 ~ 7 と同等の信頼性を必要とする用途
- 7) 製品呼称、識別マークにつきましては順次統合していく予定ですが本マニュアルにおきましては統合前に両社が使用していた呼称、識別マークを継承しています。正式型番、識別マーク等詳細につきましては仕様書等でご確認いただけます様お願ひいたします。

本マニュアルに記載されているブランド名または製品名は、それらの所有者の商標もしくは登録商標です。

目 次

1. 概 要	1
2. ブロック図	1
3. 端子説明	2
3.1. 端子配置	2
3.2. 端子機能	2
4. 外形寸法図 / マーキングレイアウト	3
5. 絶対最大定格	4
6. 推奨動作条件	4
7. DC 電気的特性	5
8. AC 電気的特性	6
9. 使用上の注意事項	7
9.1. 計時動作用 32.768 kHz 外部クロック (C-MOS) の入力	7
9.2. 電源投入時における VDD, CE, XIN 端子への電圧入力	8
9.3. バックアップへの移行 および 復帰	8
10. 参考資料	9
• 推奨 32 kHz クロック源 / 温度補償 32 kHz 発振器 TG – 3530 SA	9
11. 取り扱い上の注意事項	10
12. 機能概要 および レジスタテーブル	11
12.1. 機能概要	11
12.2. レジスタテーブル	12
13. 使用方法	13
13.1. レジスタ説明	13
13.2. 定周期タイマ割り込み機能	19
13.3. アラーム割り込み機能	24
13.4. データの リード / ライト	27

高精度計時システム向け
シリアルインターフェース リアルタイムクロック IC

RX - 4574 SG

- 外部から 高精度 32.768 kHz クロックを入力することで、高精度計時システムとして使用可能。

・インターフェース方式	: 3 線式シリアル インタフェース
・インターフェース電圧範囲	: 1.6 V ~ 5.5 V
・計時(保持)電圧範囲	: 1.3 V ~ 5.5 V
・バックアップ時消費電流	: 0.15 μ A (Typ.) / 3 V
・リアルタイムクロック機能	

時計・カレンダ 機能、自動うるう年補正機能、アラーム割り込み機能、等

注) 本製品は 水晶振動子を内蔵しておりません。

使用するときは 32.768 kHz の外部クロック源 (C-MOS) が必要ですので、XIN 端子より入力してください。

1. 概 要


本製品は、32.768 KHz の外部クロック (C-MOS) を入力して使用するリアルタイムクロック用 IC です。

高精度のクロック源を入力使用することにより、高精度の計時システムが構築できます。

年、月、日、曜日、時、分、秒のカレンダ・時計カウンタの他、時刻アラーム、定周期割り込み機能、32.768 kHz 出力機能などの 豊富な機能を備えています。


サーバ、メータ、テレマティクス、監視カメラ等のシステムに必要な 高精度時計システム用に最適です。

2. ブロック図



3. 端子説明

3.1. 端子配置



3.2. 端子機能

端子名	入出力	機能
XIN	入力	32.768 kHz の外部クロック (C-MOS) を入力します。 注) 本製品は 水晶振動子を内蔵していませんので、 使用するときは 32.768 kHz の外部クロック源 (C-MOS) が必要です。
CE0	入力	チップイネーブル 0 入力端子で、プルダウン抵抗を内蔵しています。 CE0, CE1端子が共に "H" レベルのとき、本RTCへのアクセスが可能です。
CE1	入力	チップイネーブル 1 入力端子です。 CE0, CE1端子が共に "H" レベル時、本RTCへのアクセスが可能です。 CE1端子が "H" レベル時、CE0端子の状態にかかわらず、FOUT端子が出力状態になります。 また、"L" レベル時、FOUT端子は出力OFF (ハイインピーダンス) となります。
CLK	入力	シリアルデータ転送のシフトクロック入力端子です。 ライトモード時は CLK信号の立ち上がりエッジでDATA端子からデータを取り込み、リードモード時は 立ち下がりエッジでDATA端子からデータを出力します。
DATA	双方向	シリアルデータ転送のデータ入出力端子です。 CE0,CE1入力の立ち上がり後の最初の8ビットのライトデータにより、ライトモードまたはリードモードに設定する事で、入力端子または出力端子となります。
FOUT	出力	周波数設定レジスタ および FCON入力端子で設定された周波数の クロック信号を出力します。 (C-MOS出力) 出力OFF時は ハイインピーダンスとなります。
FCON	入力	FOUT出力端子からの出力周波数をコントロールします。 CE1端子が "H" レベル時にFCON端子を "L" とすると、周波数設定レジスタの設定内容にかかわりなく、FOUT端子からは 32.768 kHzが出力されます。
/AIRQ	出力	アラーム割り込み専用の オープンドレイン出力端子です。
/TIRQ	出力	定期周期割り込み専用の オープンドレイン出力端子です。
VDD	-	電源のプラス側に接続します。
GND	-	グランドに接続します。
N.C.	-	内部 IC と結線されていません。 OPEN もしくは、GND または VDD と接続してください。

注 1) VDD – GND 間 直近に 0.1 μ F 以上のパスコンを 必ず接続してください。


注 2) XIN 端子から、32.768 kHz の外部クロック (C-MOS) を 必ず入力してください。

4. 外形寸法図 / マーキングレイアウト


4.1. 外形寸法図

RX - 4574 SG (VSOP - 16pin)

- 外形寸法図



- 推奨はんだ付けパターン図



Unit : mm

4.2. マーキングレイアウト

RX - 4574 SG (VSOP - 16pin)

ロゴ

型式

1番ピン マーク

製造ロット

R 4574
E A123B
O

* 表示内容は、捺印と表示の大略を示すもので、字形・大きさ および 位置の詳細を規定するものではありません。

5. 絶対最大定格

GND = 0 V

項目	記号	条件	定格値	単位
電源電圧	VDD	-	-0.3 ~ +7.0	V
入力電圧	VIN	入力端子	GND–0.3 ~ VDD+0.3	V
出力電圧 (1)	VOUT1	/ TIRQ, / AIRQ	GND–0.3 ~ +8.0	V
出力電圧 (2)	VOUT2	FOUT, DATA	GND–0.3 ~ VDD+0.3	V
保存温度	TSTG	梱包状態を除く 単品での保存	-55 ~ +125	°C

6. 推奨動作条件

GND = 0 V

項目	記号	条件	Min.	Typ.	Max.	単位
動作電源電圧	VDD	-	1.6	3.0	5.5	V
計時電源電圧	VCLK	-	1.3	3.0	5.5	V
動作温度範囲	TOPR	結露無きこと	-40	+25	+85	°C
XIN 入力周波数	fXIN	XIN 端子	32.768			kHz

本 RTC の時計精度は、XIN 端子より入力される周波数精度が そのまま反映されます。

7. DC 電気的特性


特記無き場合、GND = 0 V , V_{DD} = 1.6 V ~ 5.5 V
, Ta = -40 °C ~ +85 °C , f_{XIN} = 32.768 kHz

項目	記号	条件		Min.	Typ.	Max.	単位
消費電流(1)	I _{DD1}	CE0, CE1 = GND DATA, / AIRQ, / TIRQ = V _{DD} FOUT ; 出力 OFF (Hi - z)	V _{DD} = 5 V		0.25	0.7	μA
消費電流(2)	I _{DD2}		V _{DD} = 3 V		0.15	0.5	
消費電流(3)	I _{DD3}	CE0 = GND CE1, DATA, / AIRQ, / TIRQ = V _{DD} FOUT ; 32.768 kHz 出力 ON , CL = 0 pF	V _{DD} = 5 V		2.0	6.5	μA
消費電流(4)	I _{DD4}		V _{DD} = 3 V		1.0	4.0	
消費電流(5)	I _{DD5}	CE0 = GND CE1, DATA, / AIRQ, / TIRQ = V _{DD} FOUT ; 32.768 kHz 出力 ON , CL = 30 pF	V _{DD} = 5 V		8.0	20.0	μA
消費電流(6)	I _{DD6}		V _{DD} = 3 V		5.0	12.0	
" H " 入力電圧	V _{IH1}	CE0, CE1, CLK, DATA, FCON, XIN 端子		0.7 × V _{DD}		V _{DD} + 0.3	V
	V _{IH2}	/ AIRQ, / TIRQ 端子		0.7 × V _{DD}		6.0	V
" L " 入力電圧	V _{IL}	CE0, CE1, CLK, DATA, FCON, XIN 端子		GND - 0.3		0.3 × V _{DD}	V
" H " 出力電圧	V _{OH1}	DATA, FOUT 端子	V _{DD} = 5 V, I _{OH} = -1 mA	4.5		5.0	V
	V _{OH2}		V _{DD} = 3 V, I _{OH} = -1 mA	2.2		3.0	
	V _{OH3}		V _{DD} = 3 V, I _{OH} = -100 μA	2.9		3.0	
" L " 出力電圧	V _{OL1}	DATA, FOUT 端子	V _{DD} = 5 V, I _{OL} = 1 mA	GND		GND+0.5	V
	V _{OL2}		V _{DD} = 3 V, I _{OL} = 1 mA	GND		GND+0.8	
	V _{OL3}		V _{DD} = 3 V, I _{OL} = 100 μA	GND		GND+0.1	
	V _{OL4}	/ AIRQ および / TIRQ 端子	V _{DD} = 5 V, I _{OL} = 1 mA	GND		GND+0.25	V
	V _{OL5}		V _{DD} = 3 V, I _{OL} = 1 mA	GND		GND+0.4	
入力抵抗 (1)	R _{DWN1}	CE0 端子 VIN = V _{DD}	V _{DD} = 5 V	75	150	300	kΩ
入力抵抗 (2)	R _{DWN2}		V _{DD} = 3 V	150	300	600	kΩ
入力リーケ電流	I _{LK}	CE0 端子 ; VIN = GND CE1, CLK, FCON, XIN 端子 ; VIN = V _{DD} or GND		-0.5		0.5	μA
出力リーケ電流	I _{OZ}	DATA, / AIRQ, / TIRQ, FOUT 端子, V _{OUT} = V _{DD} or GND		-0.5		0.5	μA

8. AC 電気的特性

特記無き場合、GND = 0 V , Ta = -40 °C ~ +85 °C , f_{XIN} = 32.768 kHz

項目	記号	条件	V _{DD} = 3 V ± 10 %			V _{DD} = 5 V ± 10 %			単位
			Min.	Typ.	Max.	Min.	Typ.	Max.	
CLK クロック周期	t _{CLK}		600			350			ns
CLK "H" パルス幅	t _{WH}		300			175			ns
CLK "L" パルス幅	t _{WL}		300			175			ns
CE セットアップ時間	t _{CS}		300			175			ns
CE ホールド時間	t _{CH}		300			175			ns
CE リカバリー時間	t _{CR}		400			300			ns
書き込みデータ セットアップ時間	t _{DS}		75			50			ns
書き込みデータ ホールド時間	t _{DH}		75			50			ns
書き込みデータ ディセーブル時間	t _{WZ}		0			0			ns
読み出しデータ 遅延時間	t _{RD}	CL = 50 pF				300			120 ns
出力ディセーブル時間	t _{RZ}	CL = 50 pF RL = 10 kΩ				200			100 ns
入力立ち上がり,立ち下がり時間	t _{RF}					100			50 ns




9. 使用上の注意事項

9.1. 計時動作用 32.768 kHz 外部クロック (C-MOS) の入力


- * 本製品は水晶振動子を内蔵しておらず、外部からの 32.768 kHz クロック (C-MOS) を受けて動作するように設計されています。
使用するときは 32.768 kHz の外部クロック源 (C-MOS) が必要ですので、XIN 端子より入力してください。
(外部クロックの接続は、C,R 等のカップリング部品無しでの直結が可能です。)
- * 本製品の計時精度は、入力する 32.768 kHz クロックの周波数精度がそのまま計時精度となります。
温度補償型 32.768 kHz 発振器 (弊社製品 TG-3530 SA を推奨) などと組み合わせて使用することで、広温度範囲にわたる高精度の計時システムを構築することができます。

参考) 外部接続例



9.2. 電源投入時における VDD, CE, XIN 端子への電圧入力


- *1. 電源投入時は、本タイミングチャートの様に CE = "L" (下表 $V_{CL}[V]$) にてご使用ください。
 - * CE = "L" とする端子は、CE0 端子か または CE1 端子の どちらか一方のみでかいめません。
- *2. XIN 端子への外部クロック入力電位は、 V_{IH1} 規定を越えないようにしてください。



項目	記号	備考	仕様	単位
電源投入時 CE 電圧	V_{CL}	$V_{DD} = 1.6\text{ V}$ 到達までの CE 印加電圧	0.3 (Max.)	V
電源投入時 $CE = V_{CL}[V]$ 時間	t_{CL}	$V_{DD} = 1.6\text{ V}$ 到達以後の $CE = V_{CL}[V]$ を維持する時間	10 (Min.)	μs

9.3. バックアップへの移行 および 復帰

- * バックアップへの移行時は、電源切り替え操作の前に CE0 端子 もしくは CE1 端子を確実に Low レベルとし、RTC は非選択状態としてください。



項目	記号	条件	Min.	Typ.	Max.	単位
電源降下前 CE 時間	t_{CD}	-	0			μs
電源降下時間	t_F	-	2			$\mu\text{s} / \text{V}$
電源立上時間	t_R	$1.6\text{ V} \leq V_{CLK}$	15			$\mu\text{s} / \text{V}$
		$V_{CLK} < 1.6\text{V}$	40			$\mu\text{s} / \text{V}$
電源立上後 CE 時間	t_{CU}	-	0			μs

10. 参考資料

- 推奨 32 kHz クロック源 / 温度補償 32 kHz 発振器 TG - 3530 SA

Crystal oscillator

温度補償 32 kHz 発振器

TG - 3530 SA

- 32.768 kHz 水晶振動子内蔵 : 高精度調整済により使用時調整不要
- 温度補償回路内蔵 : 使用温度にかかわらず 安定した周波数精度
- 発振出力電圧 : 1.5 V ~ 5.5 V
- 温度補償動作電圧 : 2.2 V ~ 5.5 V
- 32.768 kHz 出力 : C-MOS 出力, 出力負荷 CL = 15 pF 対応


仕様 (特性)

項目	記号	仕様	条件
出力周波数	fo	32.768 kHz	
最大供給電圧	VDD - GND	-0.3 V ~ +7.0 V	
発振出力電圧	VDD	1.5 V ~ 5.5 V	
温度補償電圧	VDD	2.2 V ~ 5.5 V	
保存温度	TSTG	-55 °C ~ +125 °C	単品での保存
動作温度	TOPR	-40 °C ~ +85 °C	動作温度
周波数 精度	Δ f / f	± 3.8 × 10 ⁻⁶ * 月差 10 秒相当	Ta = -10 °C ~ +60 °C VDD = 3.0 V
		± 5.0 × 10 ⁻⁶ * 月差 13 秒相当	Ta = -20 °C ~ +70 °C VDD = 3.0 V
周波数 電圧特性	f / V	± 1.0 × 10 ⁻⁶ / V Max.	Ta = +25 °C VDD = 2.2 V ~ 5.5 V
消費電流	IDD	6.0 μA (Max.) 3.0 μA (Typ.)	VDD = 5.0 V, 無負荷時
		4.0 μA (Max.) 1.7 μA (Typ.)	VDD = 3.0 V, 無負荷時
"H" レベル 出力電圧	VOH	VDD - 0.4 V Min.	IOH = -0.1 mA VDD = 3.0 V
"L" レベル 出力電圧	VOL	0.4 V Max.	IOL = 0.1 mA VDD = 3.0 V
出力負荷条件	CL	15 pF Max.	CMOS 負荷
デューティー	tw / t	40 % ~ 60 %	VDD = 1.5 V ~ 5.5 V 1 / 2 VDD レベル
出力 上昇時間	tTLH	200 ns Max.	CMOS 負荷 20 % VDD → 80 % VDD
出力 下降時間	tTHL	200 ns Max.	CMOS 負荷 80 % VDD → 20 % VDD
発振開始 時間	tOSC	1.0 s Max. *1)	Ta = +25 °C VDD = 3.0 V
		3.0 s Max. *1)	Ta = -40 °C ~ +85 °C VDD = 3.0 V
経時変化	fa	± 3.0 × 10 ⁻⁶ / year	Ta = +25 °C VDD = 3.0 V, 初年度


*1) VDD 電源立ち上げ時間 < 10ms (10 % VDD ~ 90 % VDD)

*2) 特記無き場合、Ta = -40 °C ~ +85 °C 時の規格です。

周波数温度特性 (例)



端子接続図



SOP - 14 pin

信号名	入出力	機能
VDD	-	電源入力端子。
OUT	OUTPUT	32.768 kHz を出力する C-MOS 出力端子。
GND	-	グランドに接続する。
T1, T2 T3, T4	-	* 弊社テスト用端子。(配線禁止)

注) TG - 3530 SA に関する記載内容は、2005 年 1 月現在の仕様です。

11. 取り扱い上の注意事項

1) 取り扱い上の注意事項

(1) 静電気

耐静電気破壊保護回路は内蔵しておりますが、過大な静電気が加わると IC が破壊されるおそれがありますので、梱包 および 運搬容器には導電性の物を使用してください。

はんだごてや測定回路などは高電圧リークの無いものを使用し、また、実装時・作業時にも 静電気対策をお願いいたします。

(2) ノイズ

電源 および 入出力端子に過大な外来ノイズが印加されると、誤動作やラッチアップ現象等による 破壊の原因となることがあります。

安定動作のため、電源端子 (VDD – GND 間) の 極力近い場所に、 $0.1 \mu\text{F}$ 以上のパスコン(セラミックを推奨)を使用してください。また、高ノイズを発生するデバイスの近くには配置しないよう ご配慮ください。

(3) 入力端子の電位

入力端子が中間レベルの電位になることは、消費電力の増加、ノイズマージンの減少、素子の破壊等につながりますので、できるだけ VDD または GND の電位に近い電位に 設定してください。

(4) 未使用入力端子の処理

入力端子の入力インピーダンスは非常に高く、開放状態での使用は 不定電位やノイズによる誤動作の原因につながります。未使用の入力端子は、プルアップ または プルダウン抵抗による処理を必ず施してください。

2) 実装上の注意事項

(1) はんだ付け温度

パッケージ内部が $+260^\circ\text{C}$ を越えますと、特性劣化などにつながるおそれがありますので、弊社はんだ耐熱性評価プロファイルを越えない領域でのご使用を推奨します。ご実装前に 必ず実装条件 (温度・時間) を ご確認ください。また、条件変更時も同様の確認をしていただいた後に ご使用ください。

図 1 に、弊社 はんだ耐熱性評価プロファイルを 参考掲載します。

(2) 実装機

汎用実装機の使用が可能ですが、ご使用の前には 必ず貴社にてご確認ください。 条件変更時も同様の確認をしていただいた後に ご使用ください。

実装時・作業時には、静電気対策をお願いいたします。


(3) 実装方向

逆向きに実装しますと破壊の原因となります。 方向を確認した上で実装を行なってください。

(4) 端子間リーキ

製品が汚れていたり結露している状態などで電源投入しますと 端子間リーキを招く場合がありますので、洗浄しさらに 乾燥させた後に電源投入を行なってください。

図 1 : 弊社 はんだ耐熱性評価プロファイル (参考)



12. 機能概要 および レジスタテーブル

12.1. 機能概要

1) 時計機能

西暦の下二桁と 年・月・日、曜、時・分・秒までの、データの設定 / 計時 / 読み出しが可能です。
西暦の下二桁が 4 の倍数のときは自動的にうるう年と認識し、2099 年までを自動判別します。

* 詳細は [項 13.1. レジスタ説明] を参照してください。

2) 定周期タイマ割り込み機能

定周期タイマ割り込み機能は、 $244.14 \mu\text{s} \sim 255$ 分までの任意の周期にて 定期的な割り込みイベントを発生させる機能です。

割り込みイベント発生時には TF ビット = "1" かつ /TIRQ 端子 = "L" になるなど、イベントの発生を知ることができます。

本機能は、2 種類の動作（1 回限りの動作 または 繰り返しでの動作）から 選択可能です。

* 詳細は [項 13.2. 定周期タイマ割り込み機能] を参照してください。

3) アラーム割り込み機能

アラーム割り込み機能は、[分], [時], [曜], [日]などに対する割り込みイベントを発生させる機能です。

割り込みイベント発生時には AF ビット = "1" かつ /AIRQ 端子 = "L" になるなど、イベントの発生を知ることができます。


* 詳細は [項 13.3. アラーム割り込み機能] を参照してください。

4) クロック出力機能

FOUT 端子から、32.768 kHz クロックを出力（CMOS 出力）することができます。

また、その他の周波数が必要な場合でも、 $1/30 \text{ Hz} \sim 32.768 \text{ kHz}$ までの間から 計 32 種より柔軟に選択出力することもできます。

* 詳細は [項 13.1.6. 周波数出力設定レジスタ] を参照してください。



* RX - 4574 SG は 水晶振動子を内蔵しておりません。 外部から 32.768 kHz クロックを入力して ご使用ください。

12.2. レジスタテーブル

Address	機能	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	備考
0	SEC	fos	40	20	10	8	4	2	1	*1
1	MIN	fr	40	20	10	8	4	2	1	-
2	HOUR	fr	○	20	10	8	4	2	1	*3
3	WEEK	fr	6	5	4	3	2	1	0	-
4	DAY	fr	○	20	10	8	4	2	1	*3
5	MONTH	fr	○	○	10	8	4	2	1	*3
6	YEAR	80	40	20	10	8	4	2	1	-
7	MIN Alarm	AE	40	20	10	8	4	2	1	-
8	HOUR Alarm	AE	●	20	10	8	4	2	1	*4
9	WEEK Alarm	AE	6	5	4	3	2	1	0	-
A	DAY Alarm	AE	●	20	10	8	4	2	1	*4
B	Frequency Setup	FE	●	FD4	FD3	●	FD2	FD1	FD0	*4
C	Timer Setup	TE	●	TD1	TD0	●	●	●	●	*4
D	Timer Counter	128	64	32	16	8	4	2	1	-
E	Control Register 1	○	○	○	TI / TP	AF	TF	AIE	TIE	*3
F	Control Register 2	○	<u>TEST</u>	STOP	RESET	HOLD	○	○	○	*2, *3

注) 0Vからの初期電源投入時 および fos ビット読み出し時の結果が fos = "1" のときは、必ず 全てのレジスタを初期設定してから 使用してください。
そのさい、日付・時間として正しくないデータの設定はしないでください。 その場合の計時動作は 保証できません。

- *1. 0Vからの初期電源投入時、fos ビットは "1" にセットされます。
* このときの他のレジスタの値は不定ですので、必ず初期設定を実施してから使用してください。
- *2. TEST ビットは 弊社テスト用ビットです。 書き込み時は 必ず "0" を設定してください。
- *3. '○' マークは、初期設定以降 "0" にて ご使用ください。
- *4. '●' マークは、任意データの R/W が可能な RAM bit です。

13. 使用方法

13.1. レジスタ説明

13.1.1. 時計カウンタ (Reg - 0[h] ~ 2[h])

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
0	SEC	fos	40	20	10	8	4	2	1
1	MIN	fr	40	20	10	8	4	2	1
2	HOUR	fr	○	20	10	8	4	2	1

- [秒], [分], [時] を計時します。
 - データ形式は BCD 形式で、たとえば [SEC]レジスタが "0101 1001" ならば 59[秒]を意味します。
 - fr ビットは、RTC 内部の計時カウンタの動作状況を示すフラグビットです。
- * 存在しない時刻データが書き込まれた場合は 正常な動作ができない原因になりますので ご注意ください。

1) [SEC] レジスタ

[秒]を計時するカウンタです。
00 秒, 01 秒, 02 秒 ~ 59 秒, 00 秒, 01 秒 ~ の順に更新します。

2) [MIN] レジスタ

[分]を計時するカウンタです。
00 分, 01 分, 02 分 ~ 59 分, 00 分, 01 分 ~ の順に更新します。

3) [HOUR] レジスタ

[時]を、24 時間制で計時するカウンタです。
00 時, 01 時, 02 時 ~ 23 時, 00 時, 01 時 ~ の順に更新します。

4) fos ビット (OSC Flag)

本 RTC の状態を検出して、結果を保持するフラグビットです。
電源電圧の低下などによって計時内容が有効でないとき、"0" → "1" に変化します。
読み出し時 "1" のときは 本 RTC の内容は無効ですので、その場合は、必ず 全てのレジスタを初期設定してから 使用してください。

- * 初期電源投入時は "1" にセットされています。
- * 読み出し時に "1" が確認されたときは、次回検出に備えるために 本 fos フラグを "0" クリアしてください。

5) fr ビット (READ Flag)

読み出し時の計時状況を検出して結果を示す、読み出し専用のフラグビットです。
読み出し中に桁上げが発生すると "0" → "1" に変化します。
読み出し時 "1" のときは 他の計時データも更新されている可能性がありますので、その場合は、もう一度、全計時レジスタを読み直す必要があります。

- * 本 fr ビットは、CE0 入力端子 または CE1 入力端子のどちらかを "L" にすることで、自動的に "0" クリアされます。
- * Reg – 1 ~ 5 の fr ビットは、全て 同じ機能です。

13.1.2. 曜日カウンタ (Reg - 3[h])

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
3	WEEK	fr	6	5	4	3	2	1	0

- [曜(曜日)] を bit 0 ~ bit 6までの 7 ビットにて示します。

01h 曜 → 02h 曜 → 04h 曜 → 08h 曜 → 10h 曜 → 20h 曜 → 40h 曜 (→ 01h 曜 → 02h 曜 ~) の順に更新します。

- 曜日と値は 次のように対応しています。

[WEEK]	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	曜日	Data [h]
Write / Read	0	0	0	0	0	0	0	1	日	01 h
	0	0	0	0	0	0	1	0	月	02 h
	0	0	0	0	0	1	0	0	火	04 h
	0	0	0	0	1	0	0	0	水	08 h
	0	0	0	1	0	0	0	0	木	10 h
	0	0	1	0	0	0	0	0	金	20 h
	0	1	0	0	0	0	0	0	土	40 h
Write 禁止	* 複数の曜日を "1" に設定しないでください。 また、上記 7 種以外の設定は 正常な動作ができない原因になりますので ご注意ください。								-	-

13.1.3. カレンダカウンタ (Reg - 04[h] ~ 06[h])

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
4	DAY	fr	○	20	10	8	4	2	1
5	MONTH	fr	○	○	10	8	4	2	1
6	YEAR	80	40	20	10	8	4	2	1

- 2001 年 01 月 01 日 ~ 2099 年 12 月 31 日までの [日], [月], [年] を、オートカレンダ機能によって更新します。

- データ形式は BCD 形式で、たとえば [DAY]レジスタが "0011 0001" ならば 31 日を意味します。

* 存在しないカレンダデータが書き込まれた場合は 正常な動作ができない原因になりますので ご注意ください。

1) [DAY] レジスタ

- [日] のカウンタです。

月によって更新状況が異なります。

* [年] が 4 の倍数のとき (04 年, 08 年, 12 年 ~ 88 年, 92 年, 96 年) は うるう年になりますので、その年の 02 月の [日] の更新は 02 月 01 日, 02 日, 03 日~28 日, 29 日 → 03 月 01 日 ~ となります。

DAY	月	更新内容
Write / Read	1, 3, 5, 7, 8, 12 月	01 日, 02 日, 03 日 ~ 30 日, 31 日, 01 日 ~
	4, 6, 9, 11 月	01 日, 02 日, 03 日 ~ 30 日, 01 日, 02 日 ~
	2 月 かつ 通常年	01 日, 02 日, 03 日 ~ 28 日, 01 日, 02 日 ~
	2 月 かつ うるう年	01 日, 02 日, 03 日 ~ 28 日, 29 日, 01 日 ~

2) [MONTH] レジスタ

- [月] のカウンタです。

01 月, 02 月, 03 月 ~ 12 月, 01 月, 02 月 ~ の順に更新します。

3) [YEAR] レジスタ

- [年] のカウンタです。

00 年, 01 年, 02 年 ~ 99 年, 00 年, 01 年 ~ の順に更新します。

* [年] が 4 の倍数のとき (04 年, 08 年, 12 年 ~ 88 年, 92 年, 96 年) は うるう年になります。

13.1.4. アラームレジスタ (Reg - 7[h] ~ A[h])

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
7	MIN Alarm	AE	40	20	10	8	4	2	1
8	HOUR Alarm	AE	•	20	10	8	4	2	1
9	WEEK Alarm	AE	6	5	4	3	2	1	0
A	DAY Alarm	AE	•	20	10	8	4	2	1

- アラーム割り込み機能を使用して [日], [曜], [時], [分]などに対する割り込みイベントを得たいときに、AIE ビット および AF ビットとともに設定/使用します。
- 上記アラームレジスタの設定状況に 現時刻が一致すると、AF ビット = "1" かつ /AIRQ 端子 = "L" となるなど、アラーム割り込みイベントの発生を知ることができます。

* 詳細は [項 13.3. アラーム割り込み機能] を参照してください。

13.1.5. 定周期タイマ用ダウンカウンタ (Reg - C[h] ~ D[h])

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
C	Timer Setup	TE	•	TD1	TD0	•	•	•	•
D	Timer Counter	128	64	32	16	8	4	2	1

- 定周期タイマ割り込み機能を使用するさいの、動作の制御 や 基準となる周期(ソースクロック)の選択、また カウントダウン初期値(プリセット値)を設定するレジスタです。
 - 定周期タイマ割り込み機能を使用するには、TI/TP, TE, TF, TIE, TD1,0 ビットとともに設定/使用します。
 - 上記のタイマカウンタ (Reg - D) が 01 h → 00 h になると、TF ビット = "1" かつ /TIRQ 端子 = "L" となるなど、定周期タイマ割り込みイベントの発生を知ることができます。
- このとき、TI/TP ビットが "0" の場合は 1回限りで動作が終了(レベル割り込みモード)し、また、TI / TP ビットが "1" の場合は 自動的に繰り返し動作を継続(繰り返し割り込みモード)します。

* 詳細は [項 13.2. 定周期タイマ割り込み機能] を参照してください。

13.1.6. 周波数出力設定レジスタ (Reg - B[h])

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
B	Frequency Setup	FE	•	FD4	FD3	•	FD2	FD1	FD0

- FOUT 端子のクロック出力を制御します。
- CE1 = "H" 且つ FCON = "H" のときに 本レジスタが有効になり、本レジスタの設定によるクロックを出力 もしくは 出力を停止 します。

* CE0, CE1, FCONの各入力端子 と FEビットによる、FOUT出力 と RTCアクセスの関係

CE0	CE1	FCON	FE	FOUT 出力	RTC アクセス
L	L	X	X	ハイインピーダンス	
H	L	X	X	ハイインピーダンス	
L	H	L	0	32.768 kHz 出力	不可
		L	1	32.768 kHz 出力	
		H	0	ハイインピーダンス	
		H	1	FD bit 選択周波数出力	
		L	0	32.768 kHz 出力	
H	H	L	1	32.768 kHz 出力	可
		H	0	ハイインピーダンス	
		H	1	FD bit 選択周波数出力	

X : don't care

* CE1 = "H" 且つ FCON = "L" のときは 本レジスタの設定は無効となり、FOUT 端子は 32.768 kHz を出力します。

1) FE ビット (FOUT Enable)

本レジスタが有効なとき (CE1 = "H" 且つ FCON = "H") に限り、FOUT 端子の出力状態を制御します。

"1" の書き込みで、FOUT 端子を出力状態 (CMOS 出力) にします。このときの出力内容は、FD4, FD3 ビットで指定した周波数 (ソースクロック) を FD2, FD1, FD0 ビットで指定した分周比率で分周したものになります。

"0" の書き込みで、FOUT 端子を出力禁止状態 (=ハイインピーダンス状態) にします。

2) FD4, FD3 ビット

FD4 と FD3 ビットの組み合わせにより、基準となる周波数 (=ソースクロック) を選択します。

FD4	FD3	ソースクロック
0	0	32768 Hz
0	1	1024 Hz
1	0	32 Hz
1	1	1 Hz

3) FD2 ~ FD0 ビット

FD2, FD1, FD0 ビットの組み合わせにより、ソースクロックの分周比を選択します。

FD2	FD1	FD0	分周比	FOUT Duty
0	0	0	1 / 1	50 %
0	0	1	1 / 2	50 %
0	1	0	1 / 3	33 %
0	1	1	1 / 6	50 %
1	0	0	1 / 5	20 %
1	0	1	1 / 10	50 %
1	1	0	1 / 15	33 %
1	1	1	1 / 30	50 %

4) FOUT 端子のクロック出力設定

FD4, FD3 ビットで指定した周波数 (ソースクロック) を FD2, FD1, FD0 ビットで指定した分周比率で分周したものを、FOUT 端子から出力します。

FD2	FD1	FD0	FD4,3 0,0	FD4,3 0,1	FD4,3 1,0	FD4,3 1,1	FOUT Duty [%]
0	0	0	32768 Hz	1024 Hz	32 Hz	1 Hz	50 %
0	0	1	16384 Hz	512.0 Hz	16.0 Hz	1/2 Hz	50 %
0	1	0	10922 Hz	341.3 Hz	10.67 Hz	1/3 Hz	33 %
0	1	1	5461 Hz	170.67 Hz	5.33 Hz	1/6 Hz	50 %
1	0	0	6553.6 Hz	204.8 Hz	6.4 Hz	1/5 Hz	20 %
1	0	1	3276.8 Hz	102.4 Hz	3.2 Hz	1/10 Hz	50 %
1	1	0	2184.5 Hz	68.27 Hz	2.13 Hz	1/15 Hz	33 %
1	1	1	1092.3 Hz	34.13 Hz	1.07 Hz	1/30 Hz	50 %

13.1.7. 制御レジスタ 1 (Reg - E[h])

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
E	Control Register 1	○	○	○	TI / TP	AF	TF	AIE	TIE

- 各種割り込みイベントの検出結果を記録したり、また、割り込みイベント発生時の外部への割り込み出力信号を制御します。

1) TI / TP ビット (Interrupt Signal Output Mode Select. Interrupt / Periodic)

定周期タイマ割り込みイベント発生時 (TF、"0" → "1") に、その割り込み動作を 1 回で終了させるかまたは繰り返し継続させるかを選択指定するビットです。

"1" の書き込みで、繰り返しの継続動作になります。

"0" の書き込みで、1回限り動作します。

* 詳細は [項 13.2. 定周期タイマ割り込み機能] を参照してください。

2) AF ビット (Alarm Flag)

アラーム割り込みイベントを検出して、結果を保持するフラグビットです。

アラーム割り込みイベントが発生すると、"0" → "1" に変化します。

* 詳細は [項 13.3. アラーム割り込み機能] を参照してください。

3) TF ビット (Timer Flag)

定周期タイマ割り込みイベントを検出して、結果を保持するフラグビットです。

定周期タイマ割り込みイベントが発生すると、"0" → "1" に変化します。

* 詳細は [項 13.2. 定周期タイマ割り込み機能] を参照してください。

4) AIE ビット (Alarm Interrupt Enable)

アラーム割り込みイベント発生時 (AF、"0" → "1") の、/AIRQ 割り込み信号の動作を設定します。

"1" の書き込みにより、割り込みイベント発生時に /AIRQ 端子から "L" レベルの割り込み信号を発生させることができます。

"0" の書き込みでは、/AIRQ 端子からの "L" レベル出力を禁止します。

* 詳細は [項 13.3. アラーム割り込み機能] を参照してください。

5) TIE ビット (Timer Interrupt Enable)

定周期タイマ割り込みイベント発生時 (TF、"0" → "1") の、/TIRQ 割り込み信号の動作を設定します。

"1" の書き込みにより、割り込みイベント発生時に /TIRQ 端子から "L" レベルの割り込み信号を発生させることができます。

"0" の書き込みでは、/TIRQ 端子からの "L" レベル出力を禁止します。

* 詳細は [項 13.2. 定周期タイマ割り込み機能] を参照してください。

13.1.8. 制御レジスタ 2 (Reg - F[h])

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
F	Control Register 2	○	<u>TEST</u>	STOP	RESET	HOLD	○	○	○

- 時計、カレンダなどの停止/動作再開を制御するためのレジスタです。

1) TEST ビット

弊社のテスト用のビットです。

必ず "0" を設定してから使用してください。

他のビットへの書き込みのさいに、誤って "1" を書き込まないよう ご注意願います。

* 万が一 "1" を書き込んでしまっても、CE0 端子 または CE1 端子が "L" レベルになると自動解除 (TEST = 0 クリア) する セーフティ機能が動作します。

2) STOP ビット

計時動作を停止させます。

"1" の書き込みで 計時動作が停止して、"0" の書き込みで 計時が再開（停止を解除）します。

STOP = "1" をセットした場合は、次の書き込みアクセスまでの間に、

62 μ秒以上のウェイト時間を入れてください。

* 機能の性質上、時計、カレンダの設定以外での使用は 控えてください。

3) RESET ビット

前述 STOP 機能同様に計時動作を停止させ、また、1 秒に満たない内部のカウンタをリセットします。

"1" の書き込みで 計時動作を停止させ、さらに RTC 内の秒未満の内部カウンタをリセットします。

"0" を書き込むか、CE0 端子 または CE1 端子を "L" にすることで 自動解除 (RESET = 0 クリア) します。

* 機能の性質上、時計、カレンダの設定以外での使用は 控えてください。

4) STOP, RESET ビットと他の動作との関係

STOP ビット または RESET ビットのどちらかでも "1" のときは、計時機能、カレンダ機能、各種割り込み機能が停止するなど、正しい動作ができません。

* STOP ビット、RESET ビットを "1" にしたままでは 使用しないでください。

5) HOLD ビット

計時レジスタの更新を、一時停止させます。

"1" の書き込みで 1 秒桁への桁上げを停止します。

"0" の書き込みで 停止を解除 (= 計時更新を再開) します。 また、本ビットを "1" → "0" に戻したとき、それまでの間に 内部桁上げが発生していた場合には [1 回ぶんの計時 (1 秒ぶんの計時) を 自動補正] します。

* HOLD = "1" の時間が 2 秒以上であっても 自動補正是 [1 回ぶんの計時 (1 秒ぶんの計時)] のみですの で、[HOLD ビットの使用は 1 秒以内を推奨] します。

6) STOP, RESET, HOLD ビットの設定と機能動作

ビット			機能			
STOP	RESET	HOLD	計時	タイマ	アラーム	FOUT
0	0	0	動作	動作	動作	動作
0	0	1	*1	*2	停止	動作
0	1	0	停止	*3	停止	*4
0	1	1	停止	*3	停止	*4
1	0	0	停止	*3	停止	*4
1	0	1	停止	*3	停止	*4
1	1	0	停止	*3	停止	*4
1	1	1	停止	*3	停止	*4

*1 : 1 秒以内であれば、自動補正機能により計時は自動補正されます。

*2 : ソースクロック 1/60 Hz (1 min) 以外のソースクロックで 動作します。

*3 : ソースクロック 4096 Hz 選択時のみ 動作します。

*4 : ソースクロック 32768 Hz 選択時のみ 動作します。

13.2. 定周期タイマ割り込み機能


定周期タイマ割り込み機能は、 $244.14\text{ }\mu\text{s} \sim 255\text{ min}$ までの任意の周期にて定期的な割り込みイベントを発生させる機能です。

各割り込みイベント発生時には TF ビット = "1" かつ /TIRQ 端子 = "L" となり、イベントの発生を知ることができます。

このとき、TI / TP ビットが "0" の場合は 1 回限りで動作が終了 (= レベル割り込みモード^{*1}) し、また、TI / TP ビットが "1" の場合は自動的に繰り返し動作を継続 (= 繰り返し割り込みモード^{*2}) します。


*1) レベル割り込みモード 概要図 (TI / TP = "0")

割り込みイベント発生後、1 回限りで動作を終了します。



*2) 繰り返し割り込みモード 概要図 (TI / TP = "1")

割り込みイベント発生後、自動的に繰り返し動作を継続します。



13.2.1. 定周期タイマ割り込み機能 関連レジスタ

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
C	Timer Setup	TE	•	TD1	TD0	•	•	•	•
D	Timer Counter	128	64	32	16	8	4	2	1
E	Control Register 1	○	○	○	TI / TP	AF	TF	AIE	TIE

* 動作設定を行うときは、設定中の不意なハードウェア割り込みを避けるために、まず最初に TE, TIE ビットを共に "0" にすることを推奨します。

* 定周期タイマ割り込み機能を使用しないときは、定周期タイマ用ダウンカウンタ (Reg-D) を RAM レジスタとして使用できます。その場合は TE, TIE = "0" に設定して、定周期タイマ機能を停止させてください。

1) TI / TP ビット (Interrupt Signal Output Mode Select. Interrupt / Periodic)

定周期タイマ割り込みイベント発生時 (TF, "0" → "1") に、その割り込み動作を 1 回で終了させるかまたは繰り返し継続させるかを選択指定するビットです。

TI / TP	データ	内 容
Write / Read	0	[レベル割り込みモード] 定周期タイマ割り込み機能を、1回限り動作させる
	1	[繰り返し割り込みモード] 定周期タイマ割り込み機能を、繰り返しで継続動作させる

2) TD1, TD0 ビット

定周期タイマ割り込み機能のカウントダウン周期(ソースクロック)を選択指定するビットです。
この2つのビットの組み合わせで、全4種類より選択できます。

TD1, TD0	TD1 (bit 5)	TD0 (bit 4)	ソース クロック	自動復帰時間 tRTN
W / R	0	0	4096 Hz / 244.14 μs 周期	122 μs
	0	1	64 Hz / 15.625 ms 周期	7.813 ms
	1	0	1 Hz / 1秒周期	7.813 ms
	1	1	1/60 Hz / 1分周期	7.813 ms

*1) /IRQ 端子の自動復帰時間 tRTN は、ソースクロックによって上記の様に異なります。

*2) ソースクロック 1/60 Hz モード時の割り込みの発生は、内部計時の[分]更新に連動しています。

*3) ソースクロック 1Hz モード時の割り込みの発生は、内部計時には連動していません。(1Hz タイマ専用回路を使用し、単独で動作します)

3) 定周期タイマ用ダウンカウンタ (Timer Counter)

Timer Counter レジスタ (Reg-D) は、プリセットブル・ダウンカウンタの初期値(プリセット値)を設定するレジスタで、カウント値は 1(01h) ~ 255(FFh)までの任意の値を設定できます。

ソースクロックの周期にて このダウンカウンタがカウントダウンし、01h → 00h になると TF ビットが "1" になるなどのイベントが発生します。

- *1. 本レジスタを読み出すと、常にプリセット値が読み出せます。
(カウントダウン中の状況は 読み出せません。)
- *2. 定周期タイマ割り込み機能を使用しないときは、本レジスタを RAM レジスタとして使用できます。
その場合は TE, TIE = "0" に設定して、定周期タイマ機能を停止させてください。

4) TE ビット (Timer Enable)

定周期タイマ割り込み機能の動作を開始させるためのビットです。

TE	データ	内 容
Write / Read	0	定周期タイマ割り込み機能は 停止する
	1	定周期タイマ割り込み機能が 動作する * TE ビット "0" → "1" によるカウントダウンは、プリセット値から カウントダウンが始まります。 注) [レベル割り込みモード(1回動作モード)] のときは、まず先に TF ビットを "0" クリアして、その後で TE ビットを "0" → "1" にしてください。

5) TF ビット (Timer Flag)

定周期タイマ割り込みイベントを検出して、結果を保持するフラグビットです。

定周期タイマ割り込みイベントが発生すると "0" → "1" に変化します。また そのとき、TIE = "1" であった場合には /TIRQ 端子 = "L" となり、イベントの発生を知ることができます。

TF	データ	内 容
Write	0	TF ビットを 0 クリアし、また、次回検出に備える * "0" クリアすると /TIRQ "L" 出力を解除できます(→ Hi-z になります)。
	1	"1" の書き込みは 無効です。
Read	0	定周期タイマ割り込みイベント発生の 検出なし
	1	定周期タイマ割り込みイベント発生の 検出あり * 結果は、"0" クリアするまで保持されます。

6) TIE ピット (Timer Interrupt Enable)

定周期タイマ割り込みイベント発生時 (TF、" 0 " → " 1 ") の、/TIRQ 割り込み信号の動作を設定します。

" 1 " の書き込みにより、割り込みイベント発生時に /TIRQ 端子から " L " レベルの割り込み信号を発生させることができます。

" 0 " の書き込みでは、/TIRQ 端子からの出力を禁止します。

TIE	データ	内 容
Write / Read	0	1) 定周期タイマ割り込みイベント発生時、 割り込み信号は 発生させない (/TIRQ = Hi-z 継続) 2) 定周期タイマ割り込みイベント発生による 割り込み信号を 解除する (/TIRQ、" L " → Hi-z)
	1	定周期タイマ割り込みイベント発生時、 割り込み信号を 発生させる (/TIRQ = Hi-z → " L ")

13.2.2. 定周期タイマ割り込み周期と時間誤差

ソースクロック設定 (TD1, TD0 設定) と 定周期タイマ用ダウンカウンタ設定 (Reg-C 設定) の組み合わせによる、定周期タイマ割り込み周期の例を示します。

Timer Counter 設定値	ソースクロック			
	4096 Hz TD1,0 = 0,0	64 Hz TD1,0 = 0,1	1 Hz TD1,0 = 1,0	1/60 Hz TD1,0 = 1,1
0 (00h)	–	–	–	–
1 (01h)	244.14 µs	15.625 ms	1 s	1 min
2 (02h)	488.28 µs	31.250 ms	2 s	2 min
3 (03h)	732.42 µs	46.875 ms	3 s	3 min
⋮	⋮	⋮	⋮	⋮
255 (FFh)	62.26 ms	3.984 s	255 s	255 min

- 定周期タイマ割り込みの時間誤差と定周期タイマ割り込みの1周期の時間

定周期タイマ割り込みの時間誤差は、選択したソースクロックの $^{+0}/_{-1}$ 周期の時間が誤差となります。よって定周期タイマ割り込みの1周期は、設定時間に対して以下の範囲になります。

定周期タイマ割り込みの1周期

(定周期タイマ割り込み設定時間(*) – ソースクロック周期) ~ (定周期タイマ割り込み設定時間)


*) 定周期タイマ割り込み設定時間 = ソースクロック設定 × 定周期タイマ用ダウンカウンタ設定

* 実際の定周期タイマ割り込み時間は、上記時間の他にも 設定時のシリアルデータ転送クロックの通信時間がプラスされます。

13.2.3. 定周期タイマ割り込み機能図

13.2.3.1. レベル割り込みモード ($TI / TP = "0"$)

- 割り込みイベント発生後、1回限りで動作を終了します。




*) レベル割り込みモード ($TI / TP = "0"$) を使用する前には、毎回、必ず TE bit の "0" クリア → TF bit の "0" クリアをしてください。

- TE, "0" → "1" の書き込みにより、定周期タイマのカウトダウンが プリセット値から開始されます。
- 定周期タイマ割り込みイベントは「ダウンカウンタのカウント値を ソースクロックの周期でカウントダウンさせていき、ダウンカウンタが 01h → 00h になると割り込みイベントが発生する」ようになっています。
- 定周期タイマ割り込みイベントが発生すると、TF ビットは "1" になります。
- 定周期タイマ割り込み発生時に TIE = "1" であれば、/TIRQ 端子は "L" を出力します。
* 定周期タイマ割り込み発生時に TIE = "0" であれば、/TIRQ 端子は Hi-z のまま変化はありません。
- 割り込みイベント発生後の TF ビットが "1" の間は、TIE の設定により /TIRQ 端子を任意の状態へと移行可能です。
- TF ビットが "1" のときは、TF ビットを "0" クリアするまで "1" が保持されます。
TE ビットを "0" クリアしても、TF ビット "1" は保持され、また /TIRQ 端子も解除されません。
- TF bit を "0" クリアすると、/TIRQ 端子は "L" → Hi-z に解除されます。
- TF bit の "0" クリア後の /TIRQ 端子は、TIE bit の状態にかかわらず Hi-z となります。

13.2.3.2. 繰り返し割り込みモード (TI / TP = "1")

- 割り込みイベント発生後、自動的に繰り返し動作を継続します。




13.3. アラーム割り込み機能


アラーム割り込み機能は、[日], [曜], [時], [分]などに対する割り込みイベントを発生させる機能です。

割り込みイベント発生時には AF ビット = "1" かつ /AIRQ 端子 = "L" となり、イベントの発生を知ることができます。

* アラーム割り込みイベント発生時の /AIRQ "L" 出力は、意図的な解除をしないかぎりは自動解除されず、/AIRQ "L" が保持されます。



13.3.1. アラーム割り込み機能図



(1) 「アラーム割り込みイベントを発生させたい [分], [時], [曜], [日] をあらかじめ設定しておき、設定状況に現時刻が一致すると割り込みイベントが発生」します。

注) 現時刻と同じ状況を設定してもアラームは発生しません。次回の同じ状況への桁上げ時に発生します。

(2) アラーム割り込みイベントが発生すると、AF ビットは "1" になります。

(3) AF ビットが "1" のとき、0 クリアされるまで "1" が保持されます。

(4) アラーム割り込み発生時に AIE = "1" ならば、/AIRQ 端子は "L" を出力します。

* アラーム割り込みイベント発生時の /AIRQ 端子出力は "L" になり、その後は AF ビットまたは AIE ビットによって解除されるまでこれを維持します。

(5) /AIRQ = "L" 時に AIE, "1" → "0" の書き込みをすると、ただちに /AIRQ, "L" → Hi-z になります。

また、アラーム割り込み発生後の AF ビットが 0 クリアされるまでの間は、/AIRQ 状態を AIE ビットによって任意に制御することができます。

(6) /AIRQ = "L" 時に AF, "1" → "0" の書き込みをすると、ただちに /AIRQ, "L" → Hi-z になります。

(7) アラーム割り込み発生時に AIE = "0" ならば、/AIRQ 端子は Hi-z のままで 变化はありません。

13.3.2. アラーム割り込み機能 関連レジスタ

Address [h]	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
1	MIN	fr	40	20	10	8	4	2	1
2	HOUR	fr	○	20	10	8	4	2	1
3	WEEK	fr	6	5	4	3	2	1	0
4	DAY	fr	○	20	10	8	4	2	1
7	MIN Alarm	AE	40	20	10	8	4	2	1
8	HOUR Alarm	AE	●	20	10	8	4	2	1
9	WEEK Alarm	AE	6	5	4	3	2	1	0
A	DAY Alarm	AE	●	20	10	8	4	2	1
E	Control Register 1	○	○	○	TI / TP	AF	TF	AIE	TIE

* 動作設定を行うときは、設定中の不用意なハードウェア割り込みを避けるために、まず最初に AIE ビットを "0" にすることを推奨します。

* アラーム割り込み機能を使用しないときは、アラームレジスタ (Reg - 7~A) を RAM レジスタとして使用できます。 その場合は、AIE ビットを 必ず "0" にしてください。

* アラームレジスタ (Reg - 7~A) を RAM レジスタとして使用する場合でも RTC 内部はアラーム設定として処理されますので、AIE = "0" することで、書き込みデータと計時状況との偶然合致による意図しないアラーム発生 (/AIRQ "L" 発生) を事前に防止します。

1) アラームレジスタ (Reg - 7[h] ~ A[h])

アラーム割り込みイベントを発生させる [時], [分], [日], [曜] を設定します。

[曜]の設定は、(たとえば)月・水・金・土のような複数曜日の同時設定も可能です。

アラームレジスタの設定状況に現時刻が一致すると AF ビットが "1" になります。 また そのとき、事前に AIE ビットを "1" に設定していれば /AIRQ 端子が "L" になります。

*1) アラーム発生の対象としたくない項目については、対象としたくない項目のレジスタの AE ビットを "1" にしてください。 AE = "1" のとき、その項目については データ不問でアラーム比較対象外となります。

例) DAY Alarm レジスタ (Reg - A) に 80 h (AE = "1") を書き込む

[時],[分],[曜]がアラーム比較対象となる。 [日]はアラーム比較対象外。

*2) 4 つの AE ビットの全てを "1" にしたときは、1 分毎にアラーム割り込みイベントが発生します。

2) AF ビット (Alarm Flag)

アラーム割り込みイベントを検出して、結果を保持するフラグビットです。

あらかじめ "0" をセットしておくと、アラーム割り込みイベントが発生したときに "0" → "1" に変化します。

AF	データ	内 容
Write	0	AF ビットを 0 クリアし、また、次回検出に備える * "0" クリアすると、/AIRQ "L" 出力を解除できます (→ Hi-z になります)。
	1	"1" の書き込みは 無効です。
Read	0	アラーム割り込みイベント発生の 検出なし
	1	アラーム割り込みイベント発生の 検出あり * 結果は、"0" クリアするまで保持されます。

3) AIE ピット (Alarm Interrupt Enable)

アラーム割り込みイベント発生時 (TF、" 0 " → " 1 ") の、/AIRQ 割り込み信号の動作を設定します。

" 1 " の書き込みにより、割り込みイベント発生時に /AIRQ 端子から " L " レベルの割り込み信号を発生させることができます。

" 0 " の書き込みでは、/AIRQ 端子からの出力を禁止します。

AIE	データ	内 容
Write / Read	0	1) アラーム割り込みイベント発生時、 割り込み信号は 発生させない (/AIRQ = Hi-z 継続) 2) アラーム割り込みイベント発生による 割り込み信号を 解除する (/AIRQ、" L " → Hi-z)
	1	アラーム割り込みイベント発生時、 割り込み信号を 発生させる (/AIRQ = Hi-z → " L ")

* / AIRQ を " L " にせずにアラーム割り込みイベントの発生を知りたいときは、AIE = " 0 " の状態で AF ピットを監視 (AF、" 0 " → " 1 " ?) してください。

13.3.3. アラーム設定例

1) アラーム設定時の基本事項

- アラームの対象として設定できる条件は [分], [時], [曜], [日] の 4 項目です。
- 時刻の設定は、24 時間制です。
- 曜日の設定は、複数の曜日の同時設定が可能です。
- アラーム対象とたくない項目は、対象レジスタの AE ピットを " 1 " にします。

* [分], [時], [曜], [日] の全ての AE ピットを " 1 " にしたときは、1 分毎にアラーム割り込みイベントが発生します。

2) アラーム設定例を示します。

アラーム設定 (例)	Reg - A	Reg - 9								Reg - 8	Reg - 7
	DAY Alarm	bit								HOUR Alarm	MIN Alarm
		7	6	5	4	3	2	1	0		
		AE	土	金	木	水	火	月	日		
• 毎月 1 日、11 : 45 PM:	[日] 01 日 [曜] 不問 [時] 午後 11 時 (24 時間制 → 23 時) [分] 45 分	01 h	1	X	X	X	X	X	X	23 h	45 h
• 每週 月 ~ 金、7 : 00 AM:	[日] 不問 [曜] 月, 火, 水, 木, 金 曜日 [時] 午前 07 時 (24 時間制 → 07 時) [分] 00 分 または 不問	80h ~ FFh AE = " 1 "	0	0	1	1	1	1	0	07 h	80h ~ FFh AE = " 1 "
• 常時 1 分毎:	[日] 不問 [曜] 不問 [時] 不問 [分] 不問	80h ~ FFh AE = " 1 "	1	X	X	X	X	X	X	80h ~ FFh AE = " 1 "	80h ~ FFh AE = " 1 "

X : don't care

* 上記のレジスタ設定は一例です。

期待動作のための設定が、いくつか存在する場合があります。

13.4. データのリード / ライト


書き込み / 読み出し共に、CE 入力の立ち上がり後、4 ビットのモード設定、続いて 4 ビットのアドレス指定を行い、その後は 8 ビット単位でのデータ R/W をおこないます。

書き込み読み出し共に、**LSB ファースト**です。

アドレスのオートインクリメントは循環で、アドレス "F" の次は アドレス "0" となります。

13.4.1. データの書き込み

- 1) CE 入力立ち上がり後の最初の 4 ビットをライトモードを示す "3" とし、次の 4 ビットに書き込みたいアドレスを設定します。
- 2) 続く 8 ビット書き込みデータは 先に設定したアドレスに対して実行され、次の 8 ビットデータは自動アドレスインクリメントされたアドレスに対して順次データが書き込まれていきます。




データの書き込み時は 8 ビット単位のデータを入力する必要があります。

8 ビット単位のデータ入力が未完の状態で CE0 端子(または CE1 端子)入力を立ち下げる場合、CE 入力が立ち下がった時点の 8 ビットデータは正常な書き込みができません。

13.4.2. データの読み出し

- 1) CE 入力立ち上がり後の最初の 4 ビットをリードモードを示す "C" とし、次の 4 ビットに読み出したいアドレスをセットします。
- 2) 続く 8 ビット読み出しは 先に設定したアドレスのデータを、次の 8 ビットは自動アドレスインクリメントされたアドレスのデータを順次読み出すことができます。



13.4.3. モード設定コード

Mode	設定コード
Write	3 h
Read	C h

* モード設定コード部に上記以外を設定した場合には その後のデータは無視され、DATA 端子は入力状態を保ちます。



Application Manual

エプソントヨコム株式会社

〒191-8501 東京都日野市日野 421-8
TEL (042) 587-5315 (直通) FAX (042) 587-5014

〒980-0013 仙台市青葉区花京院 1-1-20 花京院スクエア 19F
TEL (022) 263-7975 (直通) FAX (022) 263-7990

〒541-0059 大阪市中央区博労町 3-5-1 エプソン大阪ビル 17F
TEL (06) 6120-6520 (直通) FAX(06) 6120-6782

〒460-0008 名古屋市中区栄 1-10-21 名古屋御園ビル 6F
TEL (052) 205-8431 (直通) FAX (052) 231-2537

〒399-8707 塩尻市広丘原新田 80 セイコーエプソン（株）広丘事業所 EBL 棟 2F
TEL (0263) 51-1050 (直通) FAX (0263) 54-6931

インターネットによる電子デバイス情報配信

<http://www.epsontoyocom.co.jp>

代 理 店 _____