

# アプリケーションマニュアル

Real Time Clock Module

**RX-8801SA/JE** 

エプソントヨコム株式会社

## ● 本マニュアルのご使用につきましては、次の点にご留意願います。

- 1) 本マニュアルの内容については、予告なく変更することがあります。量産設計の際は最新情報をご確認ください。
- 2) 本マニュアルの一部、または全部を弊社に無断で転載、または、複製など他の目的に使用することは堅くお断りいたします。
- 3) 本マニュアルに記載された応用回路、プログラム、使用方法等はあくまでも参考情報であり、これらに起因する第三者の権利 (工業所有権を含む)侵害あるいは損害の発生に対し、弊社は如何なる保証を行うものではありません。 また、本カタログによって第三者または弊社の工業所有権の実施権の許諾を行うものではありません。
- 4) 特性表の数値の大小は、数値線上の大小関係で表します。
- 5) 輸出管理について
  - (1) 製品および弊社が提供する技術を輸出等するにあたっては「外国為替および外国貿易法」を遵守し、 当該法令の定める必要な手続をおとりください。
  - (2) 大量破壊兵器の開発等およびその他の軍事用途に使用する目的をもって製品および弊社が提供する技術を輸出等しないでください。また、これらに使用するおそれのある第三者に提供しないでください。
- 6) 製品は一般電子機器に使用されることを意図し設計されたものです。
  - 特別に高信頼性を必要とする以下の特定用途に使用する場合は、弊社の事前承諾を必ず得て下さい。承諾無き場合は如何なる責任も負いかねることがあります。
  - 1 宇宙機器(人工衛星・ロケット等)2 輸送車両並びにその制御機器(自動車・航空機・列車・船舶等)
  - 3 生命維持を目的とした医療機器4 海底中継機器5 発電所制御機器6 防災・防犯装置7 交通用機器
  - 8 その他;1 ~7 と同等の信頼性を必要とする用途
- 7) 製品呼称、識別マークにつきましては順次統合していく予定ですが本マニュアルにおきましては統合前に両社が使用していた呼称、 識別マークを継承しています。正式型番、識別マーク等詳細につきましては仕様書等でご確認いただけます様お願いいたします。

本マニュアルに記載されているブランド名または製品名は、それらの所有者の商標もしくは登録商標です。

## 目 次

1.	概 安	1
2.	ブロック図	1
3.	端子説明	2
	3.1. 端子配置	2
	3.2. 端子機能	2
	16 LLD 1 - 1-15	_
4.	絶対最大定格	3
_	14.卤类1.14. 友加	
5.	推奨動作条件	3
^	周波数特性	0
Ь.	<b>周</b> 波 <b>数</b> 特性	3
7	電気的特性	1
Ι.	电 XL D 付 に	
	7.1. DC 电式的特性	
	7.2. AO 电XI的付注	
8	使用方法	6
٥.	8.1. 機能概要	
	8.2. レジスタ	
	8.2.1.レジスタテーブル	
	8.3. レジスタ説明	
	8.3.1. 計時・カレンダーレジスタ ( レジスタ 0 ~ レジスタ 6)	
	8.3.2. アラームレジスタ ( レジスタ 8 ~ レジスタ A )	
	8.3.3. タイマーカウンタ ( レジスタ B, C )	9
	8.3.4. コントロールレジスタ・フラグレジスタ ( レジスタ D ~ F )	10
	8.4. アラーム割り込み / タイマー割り込み	
	8.4.1. アラーム割り込み	12
	8.4.2. タイマー割り込み	
	8.4.3. フローチャート	
	8.5. データの リード/ライト	
	8.5.1. I <sup>2</sup> C–BUS の特性	
	8.5.2. ビット転送	
	8.5.3. 開始条件と停止条件	
	8.5.4. スレーブアドレス	
	8.5.6. アクノリッジ	
	8.5.7. 読み出しデータ自動ホールド機能	
	6.5.7. 説が出てアーチ自動ホールド機能 8.5.8.1 <sup>2</sup> C-BUS プロトコル	
	8.6. バックアップへの移行 及び 復帰	
	8.7. 電源初期投入時 および バックアップ復帰時のアクセス制限	
	8.8. 一般的なマイコンとの接続	
	8.9. 発振器(32 kHz-DTCXO) としての使用	
	·	
9.	外形寸法図 / マーキングレイアウト	21
10	). 使用上の注意事項	23

I<sup>2</sup>C-Bus インターフェース 高精度リアルタイムクロックモジュール

## **RX - 8801 SA / JE**

- 32.768 kHz 温度補償発振器(DTCXO)源振内蔵、高精度
- I<sup>2</sup>C シリアル・インターフェース (400 kHz)
- 曜,日,時,分のアラーム割り込み機能
- タイマー割り込み機能
- 時刻更新割り込み機能 (秒・分)
- OE 機能付き 32.768 kHz 出力 (FOE, FOUT 端子)
- 自動うるう年補正機能 (2000~2099年まで対応)
- 1.6 V ~ 5.5 V の幅広いインターフェース電圧範囲
- 1.6 V ~ 5.5 V の幅広い計時(保持)電圧範囲
- 低消費電流 0.8 μA/3 V (Typ.)


I<sup>2</sup>C-Bus は、NXP Semiconductors の商標です。

## 1. 概要

本モジュールは、32.768 kHz DTCXO を内蔵した  $I^2$ C インターフェース方式のリアルタイムクロックです。 秒から年までの自動うるう年補正 Clock & Calendar 回路, 時刻アラーム, インターバルタイマー, 時刻更新割り込み, 32.768 kHz 出力 等の豊富な機能を SOP-14 pin もしくは VSOJ-20 pin の小型パッケージに高密度に実装しています。


C-MOS IC を使用することで低消費電流化を図っておりますので、長期のバッテリーバックアップを可能にしています。

## 2. ブロック図



## 3. 端子説明

## 3.1. 端子配置



## 3.2. 端子機能

端子名	入出力	機 能
SCL	入力	I <sup>2</sup> C 通信用シリアルクロック入力端子です。
SDA	双方向	I <sup>2</sup> C-BUS 通信用のシリアルクロックに同期して、アドレス、データ、アクノリッジビットなどを入出力します。この端子は出力時オープンドレインですので、信号線の容量により 適切なプルアップ抵抗を接続してください。
FOUT	出力	FOE 端子による出力制御付きの C-MOS 出力端子です。 FOE="H"で 32.768 kHz 等の基準クロック信号を出力します。 FOE="L"で出力停止となり、FOUT 端子はハイインピーダンスとなります。
FOE	入力	FOUT 出力端子の出力状態を制御するための入力端子です。 FOE="H"で FOUT 端子は出力状態、FOE="L"で出力停止となります。
/ INT	出力	アラーム, タイマー, 時刻更新などの割り込み信号を出力します。 この端子は N-ch オープンドレイン端子です。
TEST	入力	* 弊社 Test 端子です。オープンで御使用ください。
T1 (CE)	入力	* 弊社 Test 端子です。オープンで御使用ください。
T2 (VPP)	-	* 弊社 Test 端子です。オープンで御使用ください。
VDD	_	電源入力端子
GND	_	グランド接続端子
N.C.	_	内部接続されていません。 OPEN もしくは、GND または VDD に接続してください。

<sup>\*</sup> VDD-GND 間 直近に 0.1 μF 以上のパスコンを必ず接続してください

## 4. 絶対最大定格

GND=0 V

項目	記号	条 件	定挌値	単 位
電源電圧	VDD	VDD-GND 間	−0.3 ~ <b>+</b> 6.5	V
入力電圧 (1)	VIN1	FOE 端子	GND-0.3 ~ VDD+0.3	V
入力電圧 (2)	VIN2	SCL, SDA 端子	GND-0.3 ~ +6.5	V
出力電圧 (1)	Vout1	FOUT 端子	GND-0.3 ~ VDD+0.3	V
出力電圧 (2)	VOUT2	SDA, / INT 端子	GND-0.3 ~ +6.5	V
保存温度	Тѕтс	梱包状態を除く 単品での保存	−55 ~ <b>+</b> 125	°C

## 5. 推奨動作条件

GND=0 V

項目	記号	条 件	Min.	Тур.	Max.	単位
動作電源電圧	Vdd	インターフェース電圧	1.6	3.0	5.5	V
温度補償電圧	Vтем	温度補償動作電圧	2.2	3.0	5.5	V
計時電源電圧	VCLK	-	1.6	3.0	5.5	V
動作温度範囲	Topr	結露無きこと	-40	+25	+85	°C

## 6. 周波数特性

GND=0 V

項目	記号		条 件 規 格		
周波数安定度	Δ f/f	U A Ta= 0 ~ +40 °C, VDD=3.0 V Ta=-40 ~ +85 °C, VDD=3.0 V		± 1.9 <sup>(*1)</sup> ± 3.4 <sup>(*2)</sup>	× 10 <sup>-6</sup>
问似纵义足反		UB	Ta= 0 ~ +50 °C, VDD=3.0 V Ta=-40 ~ +85 °C, VDD=3.0 V	$^{\pm3.8^{(*3)}}_{\pm5.0^{(*4)}}$	× 10 -
周波数電圧特性	f/V	Ta= +25 °C	C, VDD=2.2 V ~ 5.5 V	± 1.0 Max.	imes 10 <sup>-6</sup> / V
発振開始時間	tSTA		Ta= +25 °C, VDD=1.6 V Ta=-40 ~ +85 °C, VDD=1.6 V ~ 5.5 V		s
エージング	fa	Ta= +25 °0	C, VDD=3.0 V:初年度	± 3 Max.	$\times$ 10 <sup>-6</sup> / year

<sup>\*1)</sup>月差5秒以内 \*2)月差9秒以内 \*3)月差10秒以内 \*4)月差13.2秒以内

## 7. 電気的特性

7.1. DC 電気的特性

※特記無き場合、GND=0 V, VDD=1.6 V  $\sim$  5.5 V, Ta= -40 °C  $\sim$  +85 °C

項目	記 号			Min.	Тур.	Max.	単位		
消費電流(1)	IDD1	fscl = 0 Hz, /INT = FOE = GND		VDD=5 V		1.2	3.4	μΑ	
消費電流(2)	IDD2	FOUT: 出力 OFF ( 温度補償間隔 2.0 s	, ,	VDD=3 V		0.8	2.1	μΑ	
消費電流(3)	IDD3	fscL = 0 Hz, /INT, FOUT : 32 kHz 出力		VDD=5 V		3.0	7.5	μΑ	
消費電流(4)	IDD4	温度補償間隔 2.0 s	•	VDD=3 V		2.0	5.0	μΑ	
消費電流(5)	IDD5	fscl = 0 Hz /INT, FOUT :32 kHz 出力		VDD=5 V		8.0	20.0	μΑ	
消費電流(6)	IDD6	温度補償間隔 2.0 s	3	VDD=3 V		5.0	12.0	μΑ	
消費電流(7)	IDD7	fscl = 0 Hz,/INT = ' FOE = GND	VDD=5 V		1.15	2.95			
消費電流(8)	IDD8	FOUT:出力 OFF 温度補償回路非動作	VDD=3 V		0.72	1.85	μΑ		
消費電流(9)	IDD7	fscl = 0 Hz,/INT = ' FOE = GND	VDD=5 V		430	900			
消費電流(10)	IDD8	FOUT:出力 OFF ( 温度補償回路動作)	VDD=3 V		180	350	μΑ		
"H" 入力電圧	VIH	FOE 端子 SCL, SDA 端子			$\begin{array}{c} 0.8 \times \text{VDD} \\ 0.7 \times \text{VDD} \end{array}$		VDD + 0.3 5.5	V	
"L" 入力電圧	VIL	FOE 端子			GND - 0.3		$0.2 \times VDD$	V	
2 八万屯江		SCL, SDA 端子	T		GND – 0.3		$0.3 \times VDD$	•	
	VOH1	FOLIT ## 7	VDD=5 V, IOH=		4.5		5.0	\ /	
"H" 出力電圧 	VOH2 VOH3	FOUT 端子	VDD=3 V, IOH=		2.2 2.9		3.0	V	
	VOH3		VDD=3 V, IOH= VDD=5 V, IOL=		GND		GND+0.5		
	VOL1	FOUT 端子	VDD=3 V, IOL=		GND		GND+0.8	V	
	VOL3	1	VDD=3 V, IOL=		GND		GND+0.1		
"L" 出力電圧	Vol4	/INT 端子	VDD=5 V, IOL=	1 mA	GND		GND+0.25	V	
	VOL5	-	VDD=3 V, IOL=		GND GND		GND+0.4	-	
	VOL6		SDA 端子 VDD ≥2 V, IOL=3 mA				GND+0.4	V	
入力リーク電流	ILK	FOE, SCL, SDA 端	-		-0.5		0.5	μΑ	
出カリーク電流	loz	/INT, SDA, FOUT	端子 Vout = Vd	o or GND	-0.5		0.5	μΑ	

## • 温度補償回路動作と消費電流


本モジュールでは、温度補償間隔ごとに温度補償回路を動作させ、温度補正値の更新を行なっている為、その期間消費電流が増加します。IDD1, IDD2は、温度補償間隔 2.0 s 時の平均消費電流値となります。



7.2. AC 電気的特性

※特記無き場合、GND=0 V, VDD=1.8 V ~ 5.5 V, Ta= −40 °C ~ +85 °C

項目	記号	条件	Min.	Тур.	Max.	単位
SCL クロック周波数	fscl				400	kHz
開始条件 セットアップ時間	tsu;sta		0.6			μS
開始条件 ホールド時間	tHD;STA		0.6			μS
データ セットアップ時間	tsu;dat		100			ns
データ ホールド時間	thd;dat		0		900	ns
停止条件 セットアップ時間	tsu;sto		0.6			μS
開始条件と停止条件の間の バスフリー時間	tBUF		1.3			μS
SCL "L"時間	tLOW		1.3			μS
SCL "H"時間	tHIGH		0.6			μS
SCL,SDA 立ち上がり時間	tr				0.3	μS
SCL,SDA 立ち下がり時間	tf				0.3	μS
バス上の許容スパイク時間	tsp				50	ns
FOUT デューティ	Duty	50% VDD レベル	40	50	60	%



注意:最初の START コンディションの送信から STOP コンディション送信までを 0.95 秒以内に終了してください。 0.95 秒以上の時間がかかった場合は、内部の監視タイマーにより RTC の  $I^2$ C バス・インターフェースがリセットされます。この監視タイマーは、通信途中で発生される START コンディションによってリセットされません。  $I^2$ C バス・インターフェースがリセットされると、オートホールド機能による時刻更新の一時停止は解除され、時刻の更新が再開されます。

## 8. 使用方法

## 8.1. 機能概要

## 1) 時計機能

西暦の下二桁と 年・月・日,曜,時・分・秒の、時刻カレンダーデータが利用可能です。 西暦の下二桁が4の倍数のときは2月を29日まで更新し、2099年\*までは自動処理されます。 (\*2100年はうるう年ではないため。)

## 2) 定周期タイマー割り込み機能

定周期タイマー割り込み機能は、244.14  $\mu$ s ~ 255 min までの任意の周期で 繰り返し割り込みイベントを発生させる機能です。

タイマー割り込みタイミングには、TF ビット = "1" となり、タイマー割り込みの有無をモニター可能です。 また、TF="1"の時に、レジスターFの TIE ビットが "1" であれば、/INT 端子から、 アクティブ Low の割り込み信号が出力されて、一定時間後に自動復帰します。

## 3) 時刻更新割込み機能

内部計時の1秒または1分の、指定した更新タイミングで、割り込み信号を発生できます。 指定された時刻更新時には、UFビット="1"となり、時刻更新割り込みの有無をモニター可能です。 また、UF="1"の時に、レジスターFのUIEビットが"1"であれば、/INT端子から、 アクティブLowの割り込み信号が出力されて、一定時間後に、自動復帰します。

## 4) アラーム割り込み機能

指定した[分], [時], [曜], [日] になったときに、割り込み信号を発生できます。 アラーム発生時には AF ビット = "1" となり、アラーム割り込みの有無をモニター可能です。 また、AF="1"の時に、レジスターF の AIE ビットが "1" であれば、/INT 端子から、 アクティブ Low の割り込み信号が出力されます。アラーム割り込み出力は自動復帰いたしません。

## 5) 32.768 kHz 出力機能

温度補償された高精度な 32.768 kHz クロックを、FOUT 端子から出力可能です。 FOUT 端子は C-MOS 出力で、FOE 端子による出力制御が可能です。 その他の周波数が必要な場合には、1024 Hz, 1 Hz の選択と出力が可能です。

## 6) CPU とのインターフェース

 $I^2$ C-BUS に準じた、SCL,SDA の 2 線式インターフェースです。両ラインとも、プルアップ抵抗を介して VDD ラインに接続します。

SCL=400kHz (Max: VDD≥1.8 V)の高速規格に対応します。

## 8.2. レジスタ

## 8.2.1. レジスタテーブル

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	Read	Write
0	SEC	0	40	20	10	8	4	2	1	可	可
1	MIN	0	40	20	10	8	4	2	1	可	可
2	HOUR	0	0	20	10	8	4	2	1	可	可
3	WEEK	0	6	5	4	3	2	1	0	可	可
4	DAY	0	0	20	10	8	4	2	1	可	可
5	MONTH	0	0	0	10	8	4	2	1	可	可
6	YEAR	80	40	20	10	8	4	2	1	可	可
7	RAM	•	•	•	•	•	•	•	•	可	可
8	MIN Alarm	AE	40	20	10	8	4	2	1	可	可
9	HOUR Alarm	AE	•	20	10	8	4	2	1	可	可
А	WEEK Alarm	AE	6	5	4	3	2	1	0	可	可
A	DAY Alarm	AL	•	20	10	8	4	2	1	ī	1)
В	Timer Countor 0	128	64	32	16	8	4	2	1	可	可
С	Timer Countor 1	•	•	•	•	2048	1024	512	256	可	可
D	Extension Registor	TEST	WADA	USEL	TE	FSEL1	FSEL0	TSEL1	TSEL0	可	可(*5)
Е	Frag Registor	0	0	UF	TF	AF	0	VLF	VDET	可	可(*2)
F	Control Registor	CSEL1	CSEL0	UIE	TIE	AIE	0	0	RESET	可	可

## \*1) 初期電源投入時、時計カレンダーの値は不定です。

時計カレンダー以外のレジスタ値も、一部を除き不定のため、必ず初期設定を実施してから使用してください。 日付・時間として有り得ないデータの設定をされた場合は、正しい計時動作が行われません。

初期電源投入時には、以下のビットが自動的に設定されます。

"1"にセットされるビット	VLF	CSEL0						
"0"にクリアされるビット	TEST	FSEL1	FSEL0	CSEL1	UIE	TIE	AIE	

- \*2) UF, TF, AF, VLF, VDET ビットは "0"のみライト可能です。
- \*3) "○"マークはリードオンリービットで、読み出し値は常に"0"です。
- \*4) "●"マークは メモリービットとして使用可能です。
- \*5) TEST ビットは 弊社テスト用ビットです。必ず"0"クリアした状態でご使用ください。
- \*6) アラームを使用しない場合 Address 8 ~ A はメモリービットとして使用可能です。 この場合は、偶然のアラーム一致による割り込みを避けるため、AIE ビットをゼロクリアしてご利用ください。
- \*7) タイマーカウンタ(Address B, C)をリードすると、設定したプリセットデータ値がリードできます。 カウントダウン中のデータは読み出せません。 また、タイマーを使用しない場合、Address B, C も メモリービットとして使用可能です。 この場合も、タイマーが動作しないように、TE および TIE ビットをゼロクリアしてご利用ください。

## 8.3. レジスタ説明

## 8.3.1. 計時・カレンダーレジスタ (レジスタ 0~レジスタ 6)

• データ形式

データは BCD 形式で、秒レジスタが "0101 1001"を示す場合は 59 秒です。 時刻計時は 24 時間制(固定)です。

• 年レジスタ と うるう年

年レジスタは 99 年の次は 00 年になります。年桁が 4 の倍数のときは 2 月を 29 日まで更新し、2099 年\*までは自動処理されます。 (\*2100 年はうるう年ではないため。)

• 曜日レジスタ

曜レジスタは0~6の 7 ビットがあり、下表のように割り当てられています。 複数の曜日に"1"をセットしないでください。

bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	曜日
0	0	0	0	0	0	1	日
0	0	0	0	0	1	0	月
0	0	0	0	1	0	0	火
0	0	0	1	0	0	0	水
0	0	1	0	0	0	0	木
0	1	0	0	0	0	0	金
1	0	0	0	0	0	0	土

## 8.3.2. アラームレジスタ (レジスタ8~レジスタA)

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
8	MIN Alarm	AE	40	20	10	8	4	2	1
9	HOUR Alarm	AE	•	20	10	8	4	2	1
Α	WEEK Alarm	AE	6	5	4	3	2	1	0
	DAY Alarm	AE	•	20	10	8	4	2	1

アラームは 曜,日,時,分 について設定が可能です。曜日,日は WADA ビットによりどちらをアラームとして使用するか指定します。

それぞれのアラームレジスタの bit7 に AE (Alarm Enable)ビットが付いていますのでこのビットを利用すると毎時アラーム、毎日アラームが簡単に設定できます。曜日は任意の複数の曜日にアラーム設定が可能です。 AE ビットは"0"の時、該当レジスタと時計レジスタの一致比較を行いますが、"1"の時は don't care として該当桁はアラーム比較対象外になるため、該当桁は、データ不問で常に一致しているのと同じ効果が得られます。

アラームが発生するとレジスタ E の AF( Alarm Flag ) ビットに"1"がセットされます。 この時 レジスタ F の AIE ビットが"1"の場合は、/ INT 端子からアクティブ Low の割り込み信号を発生します。 AIE ビットが"0"の時は、/ INT 端子からのアラーム割り込み出力は禁止されます。

アラーム割り込みを使用しない場合は Address 8 ~ A が メモリーレジスタとして使用できます。この時は、AIE ビットを"0"に設定し、偶然のアラーム一致による割り込みを禁止してください。

• 曜アラームレジスタビットと曜日の関係

bit	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
曜日	土	金	木	水	火	月	日

#### 8.3.3. タイマーカウンタ ( レジスタ B, C)

Address	Function	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
В	Timer Counter 0	128	64	32	16	8	4	2	1
С	Timer Counter 1	•	•	•	•	2048	1024	512	256

タイマー割り込みに使用する 12 ビットの内蔵プリセッタブル·ダウンカウンタを制御するレジスタです。 ダウンカウンタのカウント周期(ソースクロック)は レジスタ D の TSELO,TSEL1 で設定し、タイマーカウンタレジスタに、ダウンカウンタのプリセット値を設定します。

レジスタ D の TE ビットが"0"の時、プリセッタブル・カウンタはタイマーカウンタへの書き込み値をロードし、 カウントダウンを停止しています。

その後、TE ビットが"1"になるとカウントダウンを開始します。

指定したソースクロック周期でタイマーカウンタがカウントダウンを続けタイマー値がゼロになるとレジスタ Eの TF が"1" にセットされます。このとき、レジスタ Fの TIE ビットが"1"に設定されていれば、/ INT 端子からアクティブ Low の割り込み信号が出力します。

TIE ビットが"0"の時は / INT 端子からの出力は禁止されます。

この後、タイマーカウンタはプリセット値を再ロードし、カウントダウンを開始します。

ただし、タイマーカウンタに"0"のデータをセットした場合は、タイマーは動作せず、タイマー割り込みは発生しません。

タイマー割り込みを使用しない場合は Address B, C が メモリーレジスタとして使用できます。

この時、TE,TIE ビットを"0"に設定し、タイマー動作及び割り込みを禁止してください。

## • タイマー割り込み ソースクロック選択

TSEL1	TSEL0	ソースクロック			
0	0	4096 Hz			
0	1	64 Hz			
1	0	秒 更新			
1	1	分 更新			

## • タイマー割り込み間隔

マー割り込み間隔	7							
Timer Countor	ソースクロック							
設定値	4096 Hz	64 Hz	秒 更新	分 更新				
0	_	-	_	_				
1	244.14 μs	15.625 ms	1 s	1 min				
2	488.28 μs	31.25 ms	2 s	2 min				
:	:	:	÷	:				
41	10.010 ms	640.63 ms	41 s	41 min				
82	20.020 ms	1.281 s	82 s	82 min				
128	31.250 ms	2.000 s	128 s	128 min				
192	46.875 ms	3.000 s	192 s	192 min				
205	50.049 ms	3.203 s	205 s	205 min				
320	78.125 ms	5.000 s	320 s	320 min				
410	100.10 ms	6.406 s	410 s	410 min				
640	156.25 ms	10.000 s	640 s	640 min				
820	200.20 ms	12.813 s	820 s	820 min				
1229	300.05 ms	19.203 s	1229 s	1229 min				
1280	312.50 ms	20.000 s	1280 s	1280 min				
1920	468.75 ms	30.000 s	1920 s	1920 min				
2048	500.00 ms	32.000 s	2048 s	2048 min				
2560	625.00 ms	40.000 s	2560 s	2560 min				
3200	0.7813 s	50.000 s	3200 s	3200 min				
3840	0.9375 s	60.000 s	3840 s	3840 min				
:		:	:	:				
4095	0.9998 s	63.984 s	4095 s	4095 min				

8.3.4. コントロールレジスタ・フラグレジスタ (レジスタ D~F)

Address	機 能	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
D	Extension Registor	TEST	WADA	USEL	TE	FSEL1	FSEL0	TSEL1	TSEL0
E	Frag Registor	0	0	UF	TF	AF	0	VLF	VDET
F	Control Registor	CSEL1	CSEL0	UIE	TIE	AIE	0	0	RESET

● TEST ビット; 弊社のテスト用のビットです。

本ビットは、 $I^2C$  通信終了後に自動的にクリアされますが、必ず"0"を設定してください。

• WADA ビット (Week Alarm / Day Alarm)

WEEK / DAY アラームの設定ビットです。

本ビットが"0"のときは曜アラーム、"1"にすると日アラームに、レジスタ A のアラーム機能を切り替えます。

• USEL ビット (Update Interrupt Select)

時刻更新割り込みを発生させるタイミングを指定します。

[時刻更新割り込みタイミング選択]

USEL	タイミング	自動復帰時間		
0	秒 更新	500 ms		
1	分 更新	7.813 ms		

時刻更新割り込みは、時計カウンタの更新タイミングから 500ms 後に発生します。

- ・秒更新を指定した場合は、毎秒+500msで割り込み発生します。
- ・分更新を指定した場合は、毎分 00 秒+500ms で割り込み発生します。
- TE ビット (Timer Enable)

本ビットを"1"とする事により、プリセッタブル・カウンタがカウントダウンを開始します。本ビットを"0"とすると、プリセッタブル・カウンタのカウントダウンは停止して、プリセット値をロードします。

• FSEL ビット

FOUT 端子出力周波数を指定します。 初期電源投入時は 32.768 kHz が選択されます。

[FOUT 出力周波数選択]

FSEL1	FSEL0	FOUT 周波数
0	0	32.768 kHz
0	1	1024 Hz
1	0	1 Hz
1	1	32.768 kHz

• AF, TF, UF ビット( Alarm Flag, Timer Flag, Update Flag)

AF ビットはアラームが発生したとき、TF ビットはタイマーカウンタが 1 からゼロになったとき、UF ビットは指定された時刻更新発生時に、それぞれセットされます。

これらのビットは、"0"クリアするまで"1"を保持します。また、"1"をライトすることはできません。

• AIE, TIE, UIE ビット ( Alarm, Timer, Update Interrupt Enable )

アラーム、タイマー、時刻更新の割り込みイベントの発生時に、割り込み信号の出力を許可するか禁止する かを指定します。

AIE はアラーム割り込みに、TIE はタイマー割り込みに、UIE は時刻更新割り込みに対応します。

• CSEL ビット (Compensation interval Select 0, 1)

温度補償動作の間隔を指定します。初期電源投入時は、2.0s が設定されます。

CSEL1	CSEL0	温度補償間隔	
0	0	0.5 s	
0	1	2.0 s	
1	0	10 s	
1	1	30 s	

• VLF ( Voltage Low Flag )

本フラグは発振回路の電源電圧が低下した場合に"1"にセットされ、"0"を書き込むまで保持します。

検出電圧 MAX = 1.6V

本フラグが"1"の場合は、発振が停止した可能性があるため、全てのレジスタデータを初期化してください。

## • VDET (Voltage Detect Flag)

本フラグは温度補償回路の電源電圧が低下した場合に"1"にセットされ、"0"を書き込むまで保持します。 検出電圧 MAX = 2.2V

本フラグが"1"の場合は、温度補償動作が停止した可能性があるため、時刻の再設定をお奨めいたします。 本フラグは、初期電源投入後の値は不定です。

## • RESET ビット

本ビットを"1"にすると 秒未満の 2048Hz から 1Hz までの内部カウンタがリセットされ、計時も停止します。 RESET をセット後、時報に合わせて RESET がクリアされると、 $\pm 0\,\mu\,\mathrm{s}$  から $+488\,\mu\,\mathrm{s}$  の精度\*で、時計をスタートさせることが可能です。

RESET 実行後は VLF / VDET 各フラグは不定になります。

RESET 中は、温度補償動作が停止します。

本ビットは、I<sup>2</sup>C 通信終了後に自動的にクリアされます。


(\*±0 $\mu$ s から+488 $\mu$ s の精度とは、RESET 後の初回秒桁更新が、最大で 488 $\mu$ s 早く発生することを意味します。)

## 8.4. アラーム割り込み / タイマー割り込み

#### 8.4.1. アラーム割り込み

アラームが一致時に、AIE=1 の場合は/INT 端子は"L"出力となり、また、AIE=0 の場合は / INT 端子はハイ・インピーダンス状態になります。

アラーム割り込みは、10秒桁から分桁へのキャリー発生時に出力されます。



#### • 使用方法

曜,日,時,分について設定できます。曜,日はWADAビットによりどちらをアラームとして使用するか指定します。曜アラームを選択した場合、一度に複数の曜日が設定可能です。

アラーム設定中の不用意なハードウェア割り込みを避けるために、最初に AIE ビットを"0"にすることを推奨します。


その後アラームデータを設定し、アラーム回路の確実な初期化のために一旦 AF フラグをゼロクリアしてください。その後 AIE ビットを"1"にしてください。ハードウェア割り込みを一切使用したくない場合は AIE ビットは"0"にして、AF ビットを必要に応じてソフトにてモニターしてください。

#### • 使用例

- 1) 明日の午後6時にアラームを出す。
  - ・AIE ビットに"0"をライト。
  - ・分アラームレジスタに"00h"をライト。
  - ・時アラームレジスタに"18h"をライト。
  - ・曜/日アラームレジスタに明日の日付けデータをライト。
  - ・WADA ビットに"1"をライト。(日アラーム)
  - ・AF ビットをゼロクリア。
  - ・AIE ビットに"1"をライト。
- 2) 日曜と土曜日以外の毎朝6時にアラームを出す。
  - ・AIE ビットに"0"をライト。
  - ・分アラームレジスタに"00h"をライト。
  - ・時アラームレジスタに"06h"をライト。
  - ・曜/日アラームレジスタに"3Eh"をライト。
  - ・WADA ビットに"0"をライト。(曜アラーム)
  - ・AF ビットをゼロクリア。
  - ・AIE ビットに"1"をライト。

#### 8.4.2. タイマー割り込み

- ・割込み発生時に TIE="1"ならば、/ INT 端子は "L"を出力します。
- ・割込み発生時に TIE="0"ならば、/INT 端子はハイ·インピーダンスのままで 且つ TF ビットのみ"1"となり、これを保持します。



割り込み出力の自動復帰


自動復帰時間(tRTN)は、レジスタDで指定したソースクロックで異なります。

ソースクロック	自動復帰時間 (tRTN)
4096 Hz	122 μs
64 Hz	7.813 ms
秒更新	7.813 ms
分更新	7.813 ms

## タイマーの時間誤差

タイマーの時間誤差は、選択したソースクロックの +0/-1 周期の時間が誤差となります。 実際のタイマー時間は、設定用の通信時間が、上記の時間以外にプラスされます。

• 初回カウントダウンの誤差:プリセット値を"0004h" に設定した場合



## • 使用方法

タイマー割り込み設定レジスタで指定した周期(ソースクロック)で、タイマーカウンタに設定した値からカウントダウンを開始し、データがゼロになると / INT 端子が"L"となり割り込みを発生します。

最小 1/4096 秒  $\sim$  最長 4095 分 までのインターバル タイマーとして使用できます。

タイマー設定中の不用意なハードウェア割り込みを避けるために、最初に TF ビット TIE ビットを共に"0"にすることを推奨します。


タイマー割り込み出力信号を使用したくない場合は、TIE ビットを"0"にして、TF ビットをソフトウェアでモニタしてください。

## • 注意

/INT 端子はタイマー、アラーム、時刻更新、の各割り込み信号が論理和で出力します。割り込み発生時には、フラグレジスタ"E"を参照して、割り込みイベントの種類を判定してから割り込み処理を行って下さい。


8.4.3. フローチャート

## バックアップ状態から復帰したときの処理例




- \*1) VLF ビットをチェックします。
- \*2) VLF ビットが "1"のときは、バックアップ中に異常があった(電圧低下などにより、計時データやレジスター設定を消失している)可能性がありますので、必ず初期化をしてください。
- \*3) 電源電圧が低下していた場合は、内部の水晶振動子が再び安定発振するまでの待ち時間が必要です。 (待ち時間の目安は発振開始時間(tSTA[s])の規定を参照ください))
- \*4) 初期化は、必ず全てのレジスターを初期設定してください。

## 時計・カレンダーの 書き込み例



## 時計・カレンダーの 読み出し例



- 0.95 秒以内に[年 / 月 / 日 [曜] 時:分:秒] より、必要な情報を読み出します。
- 読み出されるデータは、 $I^2$ C-BUS 通信開始時の時刻情報です。  $I^2$ C-BUS 通信開始時に、時刻データは固定され(桁上げホールド)、 $I^2$ C-BUS 通信終了時に、自動で時刻補正されます。
- 現在時刻の読み出しにおいては、アドレスオートインクリメント機能を使用して Reg00[h]~06[h]までを連続して読み出すことを推奨しています。

## 8.5. データの リード/ライト

#### 8.5.1. I<sup>2</sup>C-BUS の特性

I<sup>2</sup>C -BUS は 2 線式の双方向通信です。

信号線は、SDA(データライン)と SCL(クロックライン)とで構成されており、両ラインとも、プルアップ抵抗を介して VDD ラインに接続します。


複数のデバイスの AND 接続を実行するために、 $I^2$ C-BUS につながる全てのポートは オープンドレイン あるいは オープンコレクタでなければなりません。

#### 8.5.2. ビット転送

SCL ラインの1クロックパルス毎に1ビットのデータ転送を行います。送信時、SDA ライン上のデータ変更は SCL ラインが LOW の区間で行います。受信側では、SCL ラインが HIGH の区間でデータを取り込みます。

## 8.5.3. 開始条件と停止条件

 $I^2$ C-BUS が非通信状態の時、2本のラインは HIGH を保っています。この時、SDA が HIGH から LOW に変化した状態を、通信の"開始条件"と定義します。この後、実際のデータ転送を行います。さらに、SCL が HIGH の時、SDA が LOW から HIGH に変化した状態を、通信の"停止条件"と定義します。



## 8.5.4. スレーブアドレス

 $I^2$ C-BUS デバイスは、通常のロジックデバイスが有するチップセレクト端子を持ちません。 全ての  $I^2$ C-BUS デバイスは、機種ごとにユニークなデバイスナンバが内部にあらかじめ固定記憶されています。  $I^2$ C-BUS デバイスのチップセレクトは、通信開始時にこのデバイスナンバを  $I^2$ C-BUS によりスレーブアドレスとして送信することによって行います。 受信デバイスは、スレーブアドレスが一致した場合のみ、その後の通信に反応します。

スレーブアドレスは、4 ビットの固定値によるグループ 1 と 3 ビットからなるグループ 2 の合計 7 ビットからなります。 RX-8801 ではグループ 1 が 0110 、グループ 2 が 010 です。

## RX-8801 スレーブアドレス

0	1	1	0	0	1	0
<b>—</b>	グル-	ープ1	-	<b>◆</b> グ	ルーフ	<sup>9</sup> 2 →

\* 実際の通信時には、スレーブアドレスと共に R/W( リードライト )ビットを付加した 8 ビットデータを送信します。




0; 書き込みモード \_\_\_\_\_\_1; 読み出しモード

#### 8.5.5. システム構成

メッセージの送受信を制御するデバイスを"マスタ"、マスタによって制御されるデバイスを"スレーブ"と定義します。 また、メッセージを送信するデバイスを、"トランスミッタ"、メッセージを受信するデバイスを"レシーバ"と定義します。

RX-8801 の場合、CPU 等のコントローラがマスタ、RX-8801 がスレーブとなります。 トランスミッタ、レシーバには双方とも成り得ます。



#### 8.5.6. アクノリッジ

開始条件と停止条件との間で転送するデータのバイト数に制限は有りません。

この時、1 バイトの転送毎に、レシーバ(受信側)は、トランスミッタ(送信側)に対し、アクノリッジビットというデータの受信確認のビットを生成します。 アクノリッジビットは LOW アクティブですから、トランスミッタは SDA ラインを HIGH にし、アクノリッジビット用のクロックを送出します。

レシーバは、それまでにトランスミッタから送られた 8 ビットのデータを正しく受け取っていれば、最終ビット用のクロックが終了した時点で SDA ラインを LOW にします。  $1^2$ C -BUS ラインはプルアップされているので、トランスミッタ側の SDA ラインも LOW になります。ここで、トランスミッタはアクノリッジが返って来たことを確認し、次のデータを送信します。 レシーバは、アクノリッジビット用のクロックが終了した時点で、SDA ラインを HIGH (開放) にして次のデータ受信に備えます。

マスタがトランスミッタの時は、レシーバからのアクノリッジ確認後、次のデータ送受信をせずに停止条件を生成すれば、通信を正常終了することができます。マスタがレシーバの時は、アクノリッジビットを"1"として送出した後、停止条件を生成すれば通信を正常終了することができます。

### 8.5.7. 読み出しデータ自動ホールド機能

シリアル通信中に時刻更新が起こった場合は、時刻更新前のデータと時刻更新後のデータが混在して、不整合な時刻データが読み出されたり、意図しない書き込みが行われたりする場合があります。 RX-8801は、このような不整合なデータ生成を防止するために、以下のリカバリ機能を備えています。

- a) START 条件受信後、スレーブアドレスが一致すると、時刻更新は一時的にホールドされて、安定したデータ通信を可能にし、通信終了時にホールド解除されます。
- b) このホールド中に発生した秒の更新は内部で1回まで記憶されており、 $I^2$ C 通信完了後に、自動追加補正されます。
- c)また、アクセス時間の監視タイマーにより、2 回以上の秒補正が必要になる前に、自動ホールドが解除されて、時刻更新が再開されます。 同時に、 $I^2$ C バスインターフェースは初期化されます。
- 以上のシーケンスで、万が一、長時間のアクセス中断が起こった場合でも、正確な時刻の計時とともに、新たなデータ 通信に正しく応答するようにリカバリされます。


#### 8.5.8. I<sup>2</sup>C-BUS プロトコル

以下に、マスタを CPU、スレーブを RX-8801 と想定して通信手順を記します。

#### アドレス指定の書き込み手順

RX-8801 はアドレスのオートインクリメント機能がありますので、最初にアドレス指定した後、データだけを送り続ければ、8801 の受け取りアドレスは1バイト毎に加算されます。

- (1) CPU が開始条件を送信。
- (2) CPU が 8801 のスレーブアドレス、及び R/W ビットを書き込みモードで送出。
- (3) 8801 からのアクノリッジ確認。
- (4) CPU が 8801 へ書き込むアドレスを送出。
- (5) 8801 からのアクノリッジ確認。
- (6) CPU が(4)で指定したアドレスへ書き込むデータを送出。
- (7) 8801 からのアクノリッジ確認。
- (8) 必要に応じ(6)(7)のくり返し。アドレスは8801内部でオートインクリメント。
- (9) CPU が停止条件を送出。



#### ② アドレス指定の読みだし手順

書き込みモードによって、リードするアドレスをライトした後、読みだしモードを設定して、実際のデータをリードします。


- (1) CPU が開始条件を送出
- (2) CPU が 8801 のスレーブアドレス、及び R/W ビットを書き込みモードで送出。
- (3) 8801 からのアクノリッジ確認。
- (4) CPU が 8801 から読みだすアドレスを送出。
- (5) 8801 からのアクノリッジ確認。
- (6) CPU が開始条件を送信 (停止条件は送信しない)。
- (7) CPU が 8801 のスレーブアドレス、及び R/W ビットを読み出しモードで送出。
- (8) 8801 からのアクノリッジ確認(ここから、CPU がレシーバ、8801 がトランスミッタとなる)。
- (9) 8801 から(4)で指定したアドレスのデータが出る。
- (10) CPU が 8801 ヘアクノリッジ送出。
- (11) 必要に応じ、(9)(10)のくり返し。読みだしアドレスは 8801 内部でオートインクリメント。
- (12) CPU が"1"のアクノリッジを出す。
- (13) CPU が停止条件を送出。




## ③ アドレス指定しない読み出し手順

最初に読みだしモードを設定することで、その後すぐにデータをリードできます。この場合のアドレスは、 前回のアクセスで終了したアドレス+1となります。

- (1) CPU が開始条件を送出。
- (2) CPU が 8801 のスレーブアドレス、及び R/W ビットを読み出しモードで送出。
- (3) 8801 からのアクノリッジ確認 (以降、CPU がレシーバ、8801 がトランスミッタとなる)。
- (4) 8801 から、前回のアクセスにおける最終アドレス+1 のデータが出る。
- (5) CPU が 8801 ヘアクノリッジ送出。
- (6) 必要に応じ、(4)(5)のくり返し。読み出しアドレスは 8801 内部でオートインクリメント。
- (7) CPU が"1"のアクノリッジを出す。
- (8) CPU が停止条件を送出。



## 8.6. バックアップへの移行 及び 復帰



項目	記号	条件	Min.	Тур.	Max.	単位
電源電圧検出電圧 (1)	VDET	-			2.2	V
電源電圧検出電圧 (2)	VLOW	ı			1.6	V
電源電圧降下時間	t F	-	2			μs /V
初期電源立上時間	tR1	-			10	ms /V
計時保持電源立上時間	<b>+</b> D0	$1.6V \rightarrow VDD \leq 3.6V$	5			μs /V
前时体付电源业上时间	t R2	$1.6V \rightarrow VDD > 3.6V$	15			μs /V

- 8.7. 電源初期投入時 および バックアップ復帰時のアクセス制限
  - ほとんどの RTC レジスタの多くは内蔵水晶振動子の発振クロックに同期して機能しますので、内部発振が無い状態 では、正常な動作ができません。

そのため、電源初期投入時 および バックアップ復帰異常時(電圧低下などが原因で、発振が停止していた状態からの電源電圧復帰時の初期設定は、発振開始時間経過後に行うことを推奨しています。


- ●電源初期投入時 および バックアップ状態からの電源電圧復帰時(以降、[動作電圧移行時]とする)の アクセス 動作は、次の点に注意してください。
  - 1) バックアップからの復帰時は、最初に VLF-bit (バックアップ電圧低下記録ビット) を読み出してください。
  - 2) VLF-bit の読み出し結果が VLF = "1(電圧低下記録)"のときは、全てのレジスタの初期設定が必要です。 VLF = "1"のときの初期設定は、内部発振が安定する発振開始時間(tSTA)経過後に)行うことを推奨します。

VLF-bitが"1"で読み出された原因は次のとおりで、いずれの場合も初期設定が必要です。

状態 1) 初期電源投入時 Cold Start.


状態 2) バックアップ中に、水晶発振が維持できないような電圧低下が発生した。

\* 初期電源投入時 および 計時保持電圧以下から電源電圧復帰したときのアクセス可能タイミング




- 3) VLF-bit の読み出し結果が VLF = "0(正常状態)"の場合は、発振開始時間を待たずに アクセス可能です。
- 4) RX-8801 の I2C インターフェースは、内蔵水晶発振が無くても正常動作いたします。

## 8.8. 一般的なマイコンとの接続




## 8.9. 発振器(32 kHz-DTCXO) としての使用

以下の端子接続とすることで、RX-8801 を、温度補償された高精度な発振器(32 kHz-DTCXO)として使用できます。




- 9. 外形寸法図 / マーキングレイアウト
- 9.1. RX 8801 SA (SOP 14pin)

## 9.1.1. 外形寸法図




## 9.1.2. マーキングレイアウト




## 9.2. RX - 8801 JE (VSOJ - 20pin)

## 9.2.1. 外形寸法図



## 9.2.2. マーキングレイアウト



## 10. 使用上の注意事項

## 1) 取り扱い上の注意事項

□ 本モジュールは水晶振動子を内蔵していますので、過大な衝撃・振動を与えないようにしてください。 また、低消費電力実現のために C-MOSIC を用いておりますので、以下に注意して 使用してください。

#### (1) 静雷気

耐静電気破壊保護回路は内蔵しておりますが、過大な静電気が加わると IC が破壊されるおそれがありますので、梱包 および 運搬容器には 導電性の物を使用してください。

はんだごてや測定回路などは高電圧リークの無いものを使用し、また、実装時・作業時にも 静電気対策をお願いいたします。

#### (2) ノイズ

電源 および 入出力端子に過大な外来ノイズが印加されますと、誤動作やラッチアップ現象等による 破壊の原因となることがあります。

安定動作のため、本モジュールの電源端子 ( VDD – GND 間 ) の 極力近い場所に、0.1 μF 以上のパスコン(セラミックを推奨)を使用してください。 また、本モジュールの近くには、高ノイズを発生するデバイスを配置しないようにしてください。 ※ 図 1 の網掛部分( )には信号線を接近させず、可能であれば GND パターンで埋めてください。

#### (3) 入力端子の電位

入力端子が中間レベルの電位になることは、消費電力の増加,ノイズマージンの減少,素子の破壊等につながりますので、できるだけ Vpp または GND の電位に近い電位に 設定してください。

#### (4) 未使用入力端子の処理

入力端子の入力インピーダンスは非常に高く、開放状態での使用は 不定電位やノイズによる誤動作の原因につながります。 未 使用の入力端子は、プルアップ または プルダウン抵抗による処理を 必ず施してください。

#### (5) 保管条件

本製品は JEDEC J-STD-020D.1 Moisture Sensitivity Level 1 相当品です。 梱包開封後は 温度+30 ℃ 以下, 湿度 85 % 以下の環境にて保管し、また 6 ヶ月以内に実装してください。

## 2) 実装上の注意事項

#### (1) はんだ付け温度

パッケージ内部が +260°C を越えますと、水晶振動子の特性劣化 および 破壊を招く場合がありますので、弊社はんだ耐熱性評価プロファイルを越えない領域でのご使用を推奨します。 ご実装前に 必ず実装条件 (温度・時間)を ご確認ください。 また、条件変更時も同様の確認をしていただいた後に ご使用ください。

※ 図 2 に、弊社 はんだ耐熱性評価プロファイルを参考掲載します。

#### (2) 実装機

汎用実装機の使用が可能ですが、使用機器,条件等によっては 実装時の衝撃力により内蔵の水晶振動子の破壊を招く場合がありますので、ご使用の前には必ず貴社にてご確認ください。 条件変更時も同様の確認をしていただいた後に ご使用ください。 実装時・作業時には、静電気対策をお願いいたします。

#### (3) 超音波洗浄


超音波洗浄は、使用条件によっては 内蔵の水晶振動子が共振破壊される場合があります。 貴社での使用条件(洗浄機の種類,パワー,時間,槽内の状態等)を弊社にて特定できませんので、超音波洗浄の保証はいたしかねます。


#### (4) 実装方向

逆向きに実装しますと破壊の原因となります。 方向を確認した上で実装を行なってください。

#### (5) 端子間リーク

製品が汚れていたり結露している状態などで電源投入しますと 端子間リークを招く場合がありますので、洗浄し さらに 乾燥させた後に電源投入を行なってください。







## **Application Manual**

## エプソントヨコム株式会社

〒191-8501 東京都日野市日野 421-8 TEL (042) 587-5315 (直通 ) FAX (042) 587-5014

〒541-0059 大阪市中央区博労町 3-5-1 エプソン大阪ビル 17F TEL (06) 6120-6520 (直通) FAX(06) 6120-6782

〒460-0008 名古屋市中区栄 1-10-21 名古屋御園ビル 6F TEL (052) 205-8431 (直通) FAX (052) 231-2537

インターネットによる情報配信

http://www.epsontoyocom.co.jp

代理店-